Как ClkIn с обычного пина передать на GBUF, Xilinx Опции

[Костян]

Есть обычный порт ввода/вывода. На него поступает сигнал тактирования ClkIn. Как его передать на GBUF внутри плис так, чтобы фаза тактового сигнала на порте совпадала с фазой GBUF ?
DCM есть в наличии.

[Victor]

Небольшое дополнение по Virtex 5 - будьте внимательны! Не во всех банках есть Bufr, в "центральных" нет.
По поводу учета задержки тоже небольшое имхо - при наличии OFFSET IN - её будет учитывать любой ISE, но DCM/PLL по умолчанию корректирует так, как если бы тактовая была подключена к "клоковому" входу. Остальное надо допиливать вручную (задавая фазу DCM). Ну и действительно, для АЦП - лучшего решения, чем bufr/bufio - не придумали )

P.S. BorisTS, respect!
P.P.S. Думаю автору не нужна точность до градуса (если мои телепатические возможности не подводят, и 50МГц DDR с АЦП - это правда )