кто пользуется Simulink HDL Coder!? Опции

[andreUF]

Кто нибудь, не могли бы рассказать о принципах построения дизайна в Simulink для дальнейшего его генерирования в VHDL и С.
Например для генер. в hdl обязательно fixed-point. Как, с помощью чего сделать fixed-point.
Может ли генерировать в hdl, если нет портов ("неуправляемый hdl").
и т.д.
может кто поделиться опытом или ссылками на материал.
а то никак не получается сгенерировать, постоянно ошибки вываливаются... может кто глянет для пример начал с сигма дельта ацп в демо с фикс.точкой.

[DevL]

как правило, можно сразу создать testbench для проверки VHDL - и таким образом проверить функциональную работу,
или дальше - под само устройство уже - Gate Level Netlist и уже его проверить...