Работа с несколькими источниками сигнала для одного компанента, Quartus II Опции

[Lixlex]

Здравствуйте, товарищи! Столкнулся при освоении QUARTUS c одной проблемой, очень неприятной для меня. Для наглядности опишу ситуацию:
У нас есть 8-битный регистр даннные в который заносятся по шине data[7..0]. Таким образом получается, что кроме как через эту шину не как не смогу занести в него данные. А мне нужно управлять отдельными битами регистра, но по другой линии. Посоветуйте пожалуйста как это по красивее сделать? Буду благодарен за пример схемы или кода на AHDL.
Напрашивается 2 способа :
1)Ставить мультиплексор, но тогда не очень удобно получится - ведь мне нужно управление лишь отдельными битами регистра
2) ставить перед входом регистра двувходовое " логическое И" на те биты, которыми надо управлять по второй линии - это пожалуй то что мне нужно но опять же не могу сделать так чтобы схема не была громоздкой.
Подскажите как это сделать правильно

[Putnik]

Есть, выкинуть в топку схематик и писать все ручками %)

Код

generate
for (int i = 0; i < 8; i++) begin
  always_ff @(posedge clk) begin
    if (set_bits[i] ^ write)
      data[i] <= set_bits[i] | write_data[i];
  end
endgenerate

в квартусе и квесте такая конструкция заработала только при объявлении genvar i, и именовании begin:tralala

Код

genvar i;
generate
for (i = 0; i < 8; i++) begin:tralala
  always_ff @(posedge clk) begin
    if (set_bits[i] ^ write)
      data[i] <= set_bits[i] | write_data[i];
  end
endgenerate

что дает именование begin?