DM3730: вопрос по DMA на GPMC Опции

[uki]

Здравствуйте!

Разбираюсь с процессором DM3730 от Texas Instruments. У него на внешней шине GPMC есть режим Burst Access, позволяющий перегонять данные не по одному слову, а пачками (в том числе с привязкой DMA). В общем и целом у меня получилось сделать диалог между DM3730 и FPGA при помощи этого механизма, но остался неприятный нюанс, а именно большие задержки между этими самыми "пачками". По документации, между одним Burst и другим расстояние задаётся несколькими параметрами (на разные случаи жизни - cycle2cycledelay, cycle2cyclesamecsen, cycle2cyclediffcsen, busturnaround), и все они у меня задавались и по 1, и по 0 тактов, т.е. задержка должна была быть минимальной (на фоне 22-23 тактов на один Burst), либо вовсе отсутствовать. А на деле оказывается, что задержка варьируется от ~20 до ~60 тактов. Почему - загадка. Маловероятно, что тут сказывается инерционность ОС, т.к. это по идее полностью аппаратный механизм. Кто-нибудь сталкивался с этим?

Конечно, этому вопросу место скорее на ti.com, чем здесь, но там ответа можно полгода ждать и не дождаться, так что на всякий случай дублирую вопрос тут