реклама на сайте
подробности

 
 
> DDR2 ошибка в Hyperlynx
ArtemSS
сообщение Jul 29 2014, 12:51
Сообщение #1





Группа: Участник
Сообщений: 10
Регистрация: 29-07-14
Пользователь №: 82 400



Всем привет!
Помогите пожалуйста, есть два вопроса по моделированию DDR2 в Hyperlynx.
1. В результате тестирования трассировки в файле DDR_report_SI_measurements_Typ все время ошибка Differential Crossover Limits [Pass/Fail] на линии CLK_P (положительный клок). Что значит эта ошибка?

2. Что значит пункт clock-to-strobe skew timing?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 22:17
Рейтинг@Mail.ru


Страница сгенерированна за 0.01348 секунд с 7
ELECTRONIX ©2004-2016