Динамическая частичная реконфигурация Altera FPGA Опции

[Nick Kovalyov]

Когда-то тут проходила дискуссия о реконфигурации. Я хотел бы перевести разговор в конкретную практическую плоскость относительно Altera FPGA. Допустим, необходимо изменить только небольшую часть проекта "на лету" без цикла новой полной конфигурации (добавление или отключение некоторых логических блоков). Существуют ли аппаратные предпосылки для этого внутри ПЛИС. При этом высвободившиеся аппаратные ресурсы отдать под другие логические блоки. По ссылке www.netrino.com/Articles/RCPrimer/index.php такими способностями обладают семейства Atmel 40K и Xilinx 62xx. Что есть у Altera?