|
Здравствуйте, коллеги!
Непонятно работает DRC.
4-х слойная плата: TOP, BOTTOM и два плана питания.
В планах питания есть большие закрашенные области - там металлизации во внутренних слоях быть не должно.
Странная вещь: если в такую область попадает VIA - переход проводника с TOP на BOTTOM, то в DRC сообщения в двух местах:
1) Via(s)/Pad(s) touching plane splitting primitives on following planes - это понятно. Тут вопросов нет.
2) Разорванные цепи, например:
Broken-Net Constraint ( (All) )
Net TIP-3
Net RING-3
Net TIP-2
...............
То есть, даны имена цепей, но не указаны какие ножки микросхем оторваны.
И всё дело в переходных отверстиях, которые попали в области, где убран металл в планах питания.
Если передвинуть переходное отверстие на место, где есть планы питания - ошибка "Broken-Net Constraint" пропадает.
В чём причина такого странного поведения и как получить чистый DRC?
|
Altium Designer - Broken-Net Constraint, Непонятно работает DRC.
Jan 31 2010, 10:35
