переполнение в CIC-интерполяторе Опции

[vadimuzzz]

добавил в свою схему интерполятор из этой темы:
http://electronix.ru/forum/index.php?showt...st&p=810920
и результат меня, мягко говоря, озадачил: происходит переполнение интеграторов, которого исходя из теории и результатов моделирования не должно быть. моделировал я его и на rtl-уровне,и получив такую оплеуху, на gate-level. мне не удалось добиться переполнения никакими способами, включая подачу на вход реальных данных (из сигнал-тапа). в конкретной же схеме переполнение происходит, причем наступает быстро. все лишнее от интерполятора отцепил, только входные данные, выходы - на Virtual Pin. куда копать - кма не приложу. 2 all: есть какие-нибудь идеи?