Как проверить как поведёт себя проект в железе в более медленной ПЛИС того же семейства?, Не выпаивая нынешнюю ПЛИС и не запаивая более медленную. Опции

[FLTI]

Имеется плата с чипом Cyclone IV GX C7, т.е speed grade= 7.
Проект нормально заливается в этот чип без timing violations.
Требуется проверить – как поведёт себя на этой плате этот же проект если бы на плате был чип Cyclone IV GX C8, т.е с speed grade не 7, а 8, т.е более медленный.
Другими словами, требуется проверить – как скажутся на реальной плате timing violations проекта если его скомпилировать для Cyclone IV GX C8 и залить в Cyclone IV GX C8 несмотря на то, что в результате компиляции получатся некоторые timing violations, но не столь критические.
Можно ли это проверить не выпаивая чип Cyclone IV GX С7 и не запаивая чип Cyclone IV GX С8?
Можно ли это проверить, скомпилировав проект для Cyclone IV GX С8, но залить его в Cyclone IV GX С7?

[krux]

у меня в чип С6 нормально заливался sof от проекта под C7.
JTAG ID у них вроде бы одинаковые, поэтому quartus programmer не ругался.

[FLTI]

Вы не так поняли.
Я спросил не про то, зальётся или нет. Заливается без проблем.
Задам вопрос иначе.
Я хочу проверить возможные сбои в работе проекта если я скомпилирую его для Cyclone IV GX C8 ( и получу в результате временнЫе ошибки), но заливать буду в Cyclone IV GX C7.
Проявятся ли в таком случае эти временнЫе ошибки в виде каких-то сбоев, нестабильной работе и т.д если проект, скомпилированный для Cyclone IV GX C8 я залью в Cyclone IV GX C7 ?
Или чтобы их увидеть эти сбои надо проект, скомпилированный для Cyclone IV GX C8, заливать именно в Cyclone IV GX C8?

[krux]

теперь понял.
можно попробовать сделать так:
собрать проект под C8.
зафиксировать Logiclock'ом в состоянии Post-Fit.
посмотреть TimeQuest
сменить девайс на C7.
Пересобрать проект, посмотреть TimeQuest, сравнить.

но гарантировать при таких плясках естественно ничего нельзя

[Raven]

Имеется плата с чипом Cyclone IV GX C7, т.е speed grade= 7.альной плате timing violations проекта если его скомпилировать для Cyclone IV GX C8 и залить в Cyclone IV GX C8 несмотря на то, что в результате компиляции получатся некоторые timing violations, но не столь критические.

Промоделировать такую ситуацию на более быстром чипе можно, создав такие же "не столь критические" timing violations для него (быстрого чипа). Например, добавьте вручную буфер-другой в критические пути, и проверьте результат. Понадобится, конечно, несколько итераций, пока получите сравнимые нарушения. Ну и опробуйте на реальной аппаратуре после этого.

[Shivers]

Автору - проверить очень просто.
У вас ведь есть тестбенч? Разведите в другой плис, и протестируйте выходной нетлист с временными задержками. У Альтеры очень хорошие корреляции работы в железе и моделирования нетлиста с задержками - как в моделировании себя поведет, так и на осциллографе потом будет.

То что timing violations нет, это вообще замечательно. Если констрейны полные задали, то гарантия 100% что заработает и без моделирования. Но моделирование жрать не просит, все равно сделайте )

[Flood]

требуется проверить – как скажутся на реальной плате timing violations проекта если его скомпилировать для Cyclone IV GX C8 и залить в Cyclone IV GX C8 несмотря на то, что в результате компиляции получатся некоторые timing violations, но не столь критические.

То есть вы знаете, что проект не собирается (есть временные ошибки), но хотите узнать, выльется ли это в реальные проблемы?
Если ваш проект - не какое-то радиолюбительство, тут нечего проверять, нужно считать, что проблемы будут.
Как вообще можно рассчитывать на что-то другое?

[FLTI]

То есть, вы знаете, что проект не собирается (есть временные ошибки), но хотите узнать, выльется ли это в реальные проблемы?
Если ваш проект - не какое-то радиолюбительство., тут нечего проверять, нужно считать, что проблемы будут.
Как вообще можно считать иначе?

Да, по сути дела вопрос именно в этом.
Хочется понять , будут ли реально в железе проблемы, поскольку в С8 проект не собирается только в Slow 1200mV 85C Model и совсем ненамного.
Одно дело модель, а другое дело реальные испытания, при которых реальная максимальная Junction Temperature может оказаться меньше 85С.
Всем спасибо за оперативные советы!
Вообщем понял, что учитывая рискованность затеянного лучше проверять компиляцию для С8 именно на чипе С8 и по результатам испытаний уже и делать выводы.

[Timmy]

Да, по сути дела вопрос именно в этом.
Хочется понять , будут ли реально в железе проблемы, поскольку в С8 проект не собирается только в Slow 1200mV 85C Model и совсем ненамного.
Одно дело модель, а другое дело реальные испытания, при которых реальная максимальная Junction Temperature может оказаться меньше 85С.
Всем спасибо за оперативные советы!
Вообщем понял, что учитывая рискованность затеянного лучше проверять компиляцию для С8 именно на чипе С8 и по результатам испытаний уже и делать выводы.

Если реальная максимальная температура меньше 85градусов, то её можно и в модель для проверки ввести. Но если Timequest выдаёт ошибки, то проверить "реальную работоспособность" невозможно, хотя бы потому, что разные чипы да ещё из разных партий работают по-разному.

[FLTI]

Если реальная максимальная температура меньше 85градусов, то её можно и в модель для проверки ввести.

Подскажите пожалуйста тогда , как это сделать?
В Settings | ..... | Temperature это не удаётся сделать.

[Timmy]

Подскажите пожалуйста тогда , как это сделать?
В Settings | ..... | Temperature это не удаётся сделать.

Действительно, у Квартуса нет моделей для других температур, так что их никак не проверить, только если аппроксимировать. Хотя, по-моему, 85 и 0 градусов по скорости процентов на 5 отличаются.

[serebr]

Уже почти прямо сказано, что именно влияет на скорость чипа, а именно - напряжение питания и температура кремния. Если есть возможность понизить питание процентов на 5 ниже нижней допустимой границы и одновременно разогреть чип до +100/+125С, то уже будет неплохое приближение к более медленному варианту чипа. В любом случае это лучше, чем ничего.