Задача в институте: сохранить поток данных, учеба Опции

[SM]

Первый "есть ли корки рабочие SATA"? и второй "действительно их разработка сложна и долгосрочна или это преувеличено и можно запросто накатать за пару месяцев?"

по первому вопросу, открытых рабочих корок лично я не знаю. По второму вопросу - разработка корки, полностью выполняющей все, что есть в стандарте, с полным тестированием, да, сложна и долгосрочна. А вот разработка корки с минимально необходимой функциональностью для задачи - ну не перенапрягаясь можно за месяц сварганить, если твой уровень таков, что не вызывает никакого страха написание корок PCI (с бусмастером), DDR2/DDR3, PCIe

[a123-flex]

по первому вопросу, открытых рабочих корок лично я не знаю. По второму вопросу - разработка корки, полностью выполняющей все, что есть в стандарте, с полным тестированием, да, сложна и долгосрочна. А вот разработка корки с минимально необходимой функциональностью для задачи - ну не перенапрягаясь можно за месяц сварганить, если твой уровень таков, что не вызывает никакого страха написание корок PCI (с бусмастером), DDR2/DDR3, PCIe

Если Ваш уровень таков, что не напрягает, то как я потом смогу етим воспользоваться (меня PCIe, честно, напрягает), и как исправить ошибку после неполного тестирования ? Насколько я знаю исходники на opencores именно такие - почти работают)
Есть такой Дмитрий Смехов (Инсис)- большой специалист по поводу етого самого pcie - в интернете где-то его исходники валялись - ну ето просто тихий ужас.... мегабайты.
И потом, ну правда, смешное сравнение - USB 2.0, PCIe, DDR2/DDR3 и USART...

[SM]

Если Ваш уровень таков, что не напрягает, то как я потом смогу етим воспользоваться

А никак. Поэтому я и писал выше, что в результате все приходится делать самому - если сделал сам, потом любой уголок описания знаком и понятен, и за все глюки вся ответственность на себе любимом - взял и исправил вместо полугодового бодания с поддержкой или авторами.

И сравнение оттуда же - вовсе не то, что это сравнимо сложно, а что и в простых вещах (даже уарт) глюки находятся, и даже такую фигню взять готовую оказалось ошибкой. Полгода думали, что там все работает и не может не работать, а потом на тебе, вылезло...


По поводу всего этого, есть абсолютно верная поговорка - "глаза боятся, руки делают"

[a123-flex]

А никак. Поэтому я и писал выше, что в результате все приходится делать самому - если сделал сам, потом любой уголок описания знаком и понятен, и за все глюки вся ответственность на себе любимом - взял и исправил вместо полугодового бодания с поддержкой или авторами.

когда я писал свое tcp, встроил ЛА с полным дампированием всех переменных проекта, я написал анализаторы (для модели и внешнего ЛА), по битовому потоку восстанавливающие требуемое состояние всех переменных потока, и тем не менее иногда происходили ситуации, на разбор которых уходило по нескольку дней - я видел что есть ошибка, но найти модуль в котором она случилась, не мог. Одновременно нужно было контролировать 400 переменных, но моделирование ето еще были цветочки. Потом началась отладка в железе - вот ето стало совсем весело - при отладке тут же отпала возможность восстановления произвольной секции потока - у ЛА не хватало памяти, а латентность алгоритма управления оказалось очень большой - огромной проблемой стал просто поиск точки сбоя. Гребаная обратная связь творила ну просто чудеса - сбои были как в приемнике, так и в передатчике, как основном русле алгоритма, так и в алгоритмах обратной связи, а самые интересные глюки находились в тракте управления.... Далее текущие задачи потребовали своего решения, в результате ядро было предельно упрощено. Но тем не менее все же занимало 1500 ЛЭ Virtex2. К сожалению, при разработке я не пользовался coverage и всякими uml. C другой стороны, в дальнейшем coverage какого-то из модулей проекта был сделан и показал такое количество ошибок (а реально опасными из них были в действительности 1%, и они очень быстро вылезли при отладке в железе), что на ето просто забили.
Поетому, если Вы с такой легкостью говорите о PCIe - то Вы либо реальный гений, либо ето такой, легкий, пиар
Но тогда не понимаю, как ето можно было потратить долгое время на UART)

[SM]

Ну как-то так оно и есть... неделю пишешь, потом месяц отлаживаешь. IMHO TCP сложнее на порядок, чем необходимая функциональность PCIe для большинства проектов. Да и PCIe имеет четкую иерархию не слишком сложных слоев, что упрощает отладку.

И, разумеется, правильные осциллографы, анализаторы, и т.п. оборудование...

[a123-flex]

Ну как-то так оно и есть... неделю пишешь, потом месяц отлаживаешь. IMHO TCP сложнее на порядок, чем необходимая функциональность PCIe для большинства проектов. Да и PCIe имеет четкую иерархию не слишком сложных слоев, что упрощает отладку.

И, разумеется, правильные осциллографы, анализаторы, и т.п. оборудование...

мне очень стыдно, но я потратил год...

[SM]

мне очень стыдно, но я потратил год...

ну... как бы "на порядок" - это в 10 раз... как раз - месяц-два -> 10-20 месяцев.

Но тогда не понимаю, как ето можно было потратить долгое время на UART)

Да работал он себе полгода, и никто не знал, что в нем есть глюк и все на него забили. Переписать его заново - реально два дня с отладкой.

[a123-flex]

а почему нельзя взять готовую разработку ЕМНИП dmsv для соединения устроств через PCIE точка точка с гарантированной доставкой ? сорцы открытые, только физику поменять вот линк на тему не помню, искать надо
нашел http://ds-dev.ru/projects/proteq/wiki только там не по PCIE, а по гигабитным линкам

ХА, етот proteq - продукт Смехова! VHDL
форматы служебных и рабочих пакетов у меня в ядре полностью идентичны тем что получил он)
только у него кодирование 64b67 и фиксированный пакет 256 байт * 4 - не очень удобно для работы.
мы подобрали код 8b9 и пакеты произвольной длины
управление потоком не реализовано, из-за етого будет нельзя/неудобно делать маршрутизацию. При правильном управлении потоком мультикаст легко реализуется как надстройка.
У меня в ядре транзакции разных линий абсолютно независимы. Более того, мое ядро может работать, при произвольном сочетании приемников/передатчиков. У Смехова - пакет принят, если по всем линиям корректный прием.
процессорная реализация невозможна, как и у меня.
Впрочем ето больше, чем ничего, спасибо Дмитрию Смехову, и des00
о ужас. моя концепция местами сложнее pcie

[a123-flex]

По поводу всего этого, есть абсолютно верная поговорка - "глаза боятся, руки делают"

ето Вы верно заметили. В свое время глянул исходники декриптованного контроллера pcie, ужаснулся, и не стал с ним разбираться, начал писать с 0. Глядишь, не испугался бы, щаз мое ядро было бы покрасивее(