помогите с, Signal Tap Опции

[DSIoffe]

SignalTap от языка не зависит, он принимает имена сигналов.
На "топ-левел как пины" по-любому не надо, особенно, если не хватает свободных выводов, для этого придуманы виртуальные выводы. А вот без виртуальных выводов не всегда удаётся обойтись, если оптимизатор намухлюет с именами.
А лучше всего, по-моему, пользоваться советом DXP. Правда, я ещё не успел его попробовать

[vadimuzzz]

То есть, если использовать мегафункцию SignalTap, то не нужно выводить сигналы на "топ-левел как пины". А вот как, используя MegaWizard Plug-In Manager, подключить мегафункцию SignalTap в проект, написанный на Verilog-е? Кто-нибудь знает, как это сделать?

просто зайти в меню Assignments/Settings/SignalTap II Logic Analyzer и поставить галочку Enable SignalTap II Logic Analyzer, никаких мегафункций не надо.

[KoshV]

Virtual Pin назначить удалось. Однако в сигналтапе они видны в списке all pins, однако в списке virtual pins их нет. Чё так?

[jok40]

Всем привет!

Поднимаю эту тему снова, так как имею похожую задачу и есть проблема.

Тема такая: нужно посмотреть SignalTap-ом кое-какие сигналы на комбинаторике, которые синтезатор "оптимизировал". Создаю виртуальные ножки так, как рекомендовал DSIoffe вот здесь и подключаю к ним нужные сигналы.
Но при компиляции Quartus ругается на эти ножки так, как будто они не виртуальные.
Текст ошибки такой:

Код

Error (176205): Can't place 8 pins with 2.5 V I/O standard because Fitter has only 0 such free pins available for general purpose I/O placement

Не пойму - в чём проблема и как её решить?

[billidean]

Можете привести картинки AssignmentEditor'a и PinPlaner'a?

[jokolemene]

Могу. Вот две картинки.
PS: заметил особенность - если к этим виртуальным ножкам прицепить "неоптимизированные" сигналы - всё нормально синтезируется без выдачи подобной ошибки.

Сообщение отредактировал jokolemene - Aug 27 2014, 10:55

Эскизы прикрепленных изображений