Тактирование внешнего устройства с ПЛИС, OBUFDS на 3.3 Опции

[Bad0512]

Дык я и не предлагаю поворачивать фазу при помощи DCM.

Извиняйте, это не к вашей конкретной реплике относилось...

[FakeDevice]

да, а попробуйте еще все cmos-пины в 5-м банке задать как lvcmos25, а дифф-пару вместе с этим оставить lvds_25. но питание оставить 3.3. вдруг проканает?

[Bad0512]

Создаём на внутренней логике двухбитный счётчик-делитель на 4(выходная частота будет 50МГц), его выход подаём на SDR триггер в IOB, инверсированный выход подаём на SDR триггер во втором IOB и всё. Будет работать от 200МГц по одному фронту без инверсий клока, сдвигов фаз, DDR-ов и обратной связи через IOB.

Проблема не в этом. LVDS выход предполагает 1200 mV постоянки и +-350mV размах сигнала. Кроме того этот выход имеет
приличную нагрузочную способность (может на 100ом работать например).
Два LCMOS_33 выхода будут иметь 1650mV постоянки и примерно такой же размах при крайне низкой нагрузочной способности.
Надо глядеть схему и описание на чип DDS чтобы ответить на вопрос прокатит ли такой финт.

[dm.pogrebnoy]

Проблема не в этом. LVDS выход предполагает 1200 mV постоянки и +-350mV размах сигнала. Кроме того этот выход имеет
приличную нагрузочную способность (может на 100ом работать например).
Два LCMOS_33 выхода будут иметь 1650mV постоянки и примерно такой же размах при крайне низкой нагрузочной способности.
Надо глядеть схему и описание на чип DDS чтобы ответить на вопрос прокатит ли такой финт.

Дык уже поглядели, там такое можно. Размах от 400 мВ, common-voltage 1,6 В.

[Timmy]

Проблема не в этом. LVDS выход предполагает 1200 mV постоянки и +-350mV размах сигнала. Кроме того этот выход имеет
приличную нагрузочную способность (может на 100ом работать например).
Два LCMOS_33 выхода будут иметь 1650mV постоянки и примерно такой же размах при крайне низкой нагрузочной способности.
Надо глядеть схему и описание на чип DDS чтобы ответить на вопрос прокатит ли такой финт.

С помощью двух(если устроит синфазное 1650мВ) или четырёх резисторов можно привести напряжение к LVDS уровню.

[ADA007]

Создаём на внутренней логике двухбитный счётчик-делитель на 4(выходная частота будет 50МГц)

В общем так и сделал в итоге. Как-то оно работает...но фронты осциллом нет возможности пока что посмотреть, а на временной sdf модели они относительно друг друга на 6 пс разбегаются. В общем DDS вроде бы работает, но на будущее надо будет или singl-ended тактирование далать или еще лучше от отдельного генератора тактировать.
Любые попытки обмануть ISE и подсунуть в банку с питанием 3,3 стандарт 2,5 LVDS или LVCMOS ... я все варианты там перебрал - ну никак не хочет он воспринимать это безобразие.
Спасибо всем за помощь.