реклама на сайте
подробности

 
 
> Использование выводов LOAN IO на Altera SoC Cyclone V
COMA
сообщение Mar 5 2015, 11:16
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 851
Регистрация: 28-08-04
Пользователь №: 559



Всем привет!

Разбираюсь с работой LOAN IO на своей плате. Задача - поморгать светодиодом посредством вывода HPS LOANIO.

Собрал систему с HPS, NIOS II и PIO.

У HPS сконфигурировал вывод LOANIO 48.
Выход LOANIO 48 подключен к выводу PIO.
PIO также подключен к обычному выводу FPGA.

HPS стартует с SD карты, на карту записан spl загрузчик.
После подачи питания, HPS выполняет spl загрузчик (выводится информация в консоль).
Далее я прошиваю FPGA и запускаю в режиме отладки программу, которая переключает состояние вывода PIO.

На отладке вижу, что светодиод который подключен к обычному выводу переключается, а светодиод подключенный к LOANIO 48 не меняет своё состояние (горит постоянно).

Возможно я что-то пропустил?


Прикладываю гланвый модуль проекта. Вырезал ненужное:

Код
module fpga (

    //loaner IOs
    inout           hps_gpio_LOANIO48,

    // FPGA
    // clock and reset
    input           fpga_clk_25,
    input           fpga_reset_n,

    // pio
    output          fpga_pio    
    );

    // wire instances of the 3 loan IO buses from Qsys instance
    wire    [66:0]  loan_io_in;
    wire    [66:0]  loan_io_out;
    wire    [66:0]  loan_io_oe;



    // loan_io    
    // cpu_led
    assign loan_io_out[48] = led_export;
    assign loan_io_in[48] = 1'b0;
    assign loan_io_oe[48] = 1'b1;
    
    assign fpga_pio = led_export;

    altpll_dev u0 (
        .rst            (~fpga_reset_n),
        .refclk         (fpga_clk_25),
        .outclk_0       (pll_clk_50),
        .locked         (pll_locked)
    );

    soc_system u1 (
        // HPS
        .hps_io_hps_io_gpio_inst_LOANIO48   (hps_gpio_LOANIO48),

        .hps_loan_io_in                     (loan_io_in),
        .hps_loan_io_out                    (loan_io_out),
        .hps_loan_io_oe                     (loan_io_oe),

        // FPGA
        .clk_50_clk                         (pll_clk_50),
        .reset_50_reset_n                   (pll_locked),
        
        .led_export                         (led_export),
    );
    
endmodule //fpga
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- COMA   Использование выводов LOAN IO на Altera SoC Cyclone V   Mar 5 2015, 11:16
- - serjj   hps_gpio_LOANIO48 сами назначили ножку в qsf или э...   Mar 5 2015, 13:56
- - COMA   hps_gpio_LOANIO48 - это дефлотная нога, квартус са...   Mar 5 2015, 14:07
- - serjj   ЦитатаПодозреваю, что кроме spl необходим убут. P...   Mar 5 2015, 14:35
- - COMA   На SD карте только spl. Больше ничего нет. Програ...   Mar 5 2015, 16:12
- - serjj   У меня сильное предчувствие, что здесь что-то не т...   Mar 5 2015, 17:10
- - tvcam   Ножками HPS рулить со стороны FPGA можно! У ме...   Mar 5 2015, 18:18
- - COMA   Цитата(serjj @ Mar 5 2015, 20:10) У меня ...   Mar 5 2015, 20:20
- - tvcam   COMA, это осталось последней проблеммой для сдачи ...   Mar 5 2015, 20:25
- - COMA   tvcam, NIOS используется для своих задач, HPS - дл...   Mar 6 2015, 05:35
- - serjj   ЦитатаЗавтра на работе прикреплю Ждём мне уже ст...   Mar 6 2015, 07:36
- - tvcam   serjj, Вот по этому и не притрагивался , уверен чт...   Mar 6 2015, 08:29
- - serjj   ЦитатаВ конце концов мне он надоел со своими глюка...   Mar 6 2015, 08:52
- - COMA   Прикладываю проект.   Mar 6 2015, 12:24
- - serjj   Ну я не знаю! 2 варианта - попробуйте перей...   Mar 6 2015, 13:12
- - COMA   Спасибо, попробую на 14.1.   Mar 6 2015, 13:25
- - tvcam   СОМА, посмотрел ваш проект, ошибок не нашёл. Нужно...   Mar 7 2015, 09:58


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th July 2025 - 23:55
Рейтинг@Mail.ru


Страница сгенерированна за 0.01364 секунд с 7
ELECTRONIX ©2004-2016