почему один и тот же момент? @(posedge clkb) - запуск по событию, отработали идем на следующую строчку, там опять @(posedge clkb) - снова ждем события, разве не так? Мой мир ошибочен? на графиках то правильно рисуется...
Видимо потому что все присваивания и сэмплинг сигналов хотя и производится в один и тот же логический момент времени, внутри этот 'момент' не по детски порезан аж на 17 частей (стандарт IEEE1800 параграф 4.4 картинка 4.1). А блокирующие и неблокирующие присваивания отрабатываются в разных частях этой мозаики
возможно... то есть видать я разошелся с моделью, то есть у меня все присвоения были блокирующими, теперь все не блокирующие, а вот как оно обрабатывается в модели блока памяти фиг знает.
Но на самом деле альтера не сдается, по прежнему не могу писать по порту В в нечетные адреса выставляя адрес и врайт енайбл в один такт.
M9K Altera не записывает некоторые данные, Cyclone 4 память через altsyncram
Oct 13 2015, 11:32
