Интерфейс PIPE, Нужно описание Опции

[AVR]

Здравствуйте!
Прорыл весь этот форум на тему PIPE, прочитал каждый пост, но рабочих ссылок не нахожу.
Например у NXP есть PCI-E PHY с интерфейсом похожим на PIPE, есть Ti XIO1100 с Intel PIPE интерфейсом.
Мне кажется это какой-то примитивный интерфейс, но нужно его описание, которое как-то туго ищется, либо я что-то не понимаю.

У меня возникает стойкое ощущение, что PIPE лишь для подключения внешних PHY, которые лишь некоторая часть интерфейса. И совместно с PHY нужна софтовая корка, которая будет работать через PIPE.
А значит недостаточно просто подключить TI XIO1100 и слать пакетики, нужна еще серьезная софт корка внутри ПЛИС.

У Lattice интерфейс очень простой для их PCI-E корки, вижу и у Xilinx он тоже простой (судя по примеру на fpga4fun). А вот с Altera у меня есть сомнения.
Отсюда вопрос: возможно ли работать со встроенными PCI-E блоком в Altera через что-то попроще чем AXI безо всяких там Nios-ов?

P.S.
Имею уже опыт работы с PCI-E на ПЛИС Lattice, есть рабочее устройство собственной конфигурации на отладочной плате Lattice Versa ECP3 + свой драйвер для ОС Linux. У корки довольно простой интерфейс, но это не PIPE.