Группа: Участник
Сообщений: 31
Регистрация: 19-02-14
Пользователь №: 80 601
При проектировании устройства было замечено, что при прохождении сигнала через ПЛИС без всяких преобразований, он задерживается примерно на 10ns Т.е сигнал проходит через входной буфер IBUF, а затем идет на выход через OBUF. Установка параметра SLEW в значение FAST дает выигрыш примерно в 3-4ns Существует ли еще возможность уменьшить задержку?
Задержка сигнала, Как уменьшить
Jan 30 2017, 19:16
