Группа: Участник
Сообщений: 140
Регистрация: 30-11-17
Пользователь №: 100 438
Пока пытаюсь прикрутить качественно логи, выяснил, что ip core не выдает в приложение тактовый сигнал pld_clk (пытаюсь от него сделать делитель на 1гц и подать на диод моргание). Пока только мнение, что корка не тактируется шиной refclk и она не завелась. Либо получается что то у нее внутри не так.
Сообщение отредактировал new123 - Apr 29 2018, 11:19
Группа: Участник
Сообщений: 140
Регистрация: 30-11-17
Пользователь №: 100 438
не ожидал я подвоха от кода альтеры. Если по пину pcie perstl (reset) приходит низкий сигнал, статусные диоды L0, gen2, gen3 и тд все равно показывает ОК. Потому что регистры сбрасываются в ноль, этим самым зажигая диоды. Так что я пошел изначально по ошибочному пути
Группа: Участник
Сообщений: 140
Регистрация: 30-11-17
Пользователь №: 100 438
Залез я в саму корку. Начал доставать внутренние сигналы. И сразу смотря на них, пришла идея проверить все питания, указанные по трансиверам в datasheet. Vcchssi нет в трех точках из шести. Это PCS power
Группа: Участник
Сообщений: 140
Регистрация: 30-11-17
Пользователь №: 100 438
Вообщем проблема ясна. После того как попытался запустить 10G с нуля. Микруха внешняя PLL что то не то генерирует, не те частоты. Вокруг нее паленая обвязка из резисторов. Трансиверы не тактируются.
Сообщение отредактировал new123 - Jun 22 2018, 15:57
Запуск PCIE HARD IP Core, поделитесь опытом.
Apr 26 2018, 16:03
