|
О проекте:
Разрабатываем многоядерную систему на кристалле для коммуникационного оборудования. Ищем инженеров для усиления команды по разработке алгоритмов поддержания когерентности между КЭШами процессорных ядер (SMP).
Обязанности:
Разработка алгоритмов и RTL описания блоков;
Аппаратная реализация и тестирование модулей на FPGA;
Участие в разработке ASIC, верификация проекта.
Требования:
Опыт разработки проектов ASIC;
Отличное знание языка Verilog/SystemVerilog;
Знание архитектуры современных микропроцессоров;
Условия:
Официальное трудоустройство и оформление полностью согласно ТК РФ;
ДМС после успешного окончания испытательного срока;
Современный офис в 10 минутах ходьбы от м. Текстильщики;
Работа в компании ТОП-50
|
RTL разработчик (г.Москва), ASIC
Jun 20 2018, 08:55
