стандартные тестовые проекты для FPGA/ASIC Опции

[alexadmin]

Скажите, а существуют ли какие-нибудь общепринятые стандартные проекты, основываясь на которых можно оценивать эффективность СБИС? Так, чтобы разработчик FPGA или библиотек для ASIC мог, сославшись на определенный тестовый проект сказать, что вот он будет занимать такой-то объем логических элементов (вентилей) и работать на такой-то максмимальной скорости.