| |
 Некоторые операции в AD6.7, Keeping components Up-To-Day |
|
|
|
 |
Ответов
(15 - 29)
|
|
 May 1 2007, 12:31
|
Профессионал
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807
|
Ну вот, с радиаторами вроде разобрался - оформлены как HIDE пины, подключенные в схеме к необходимым цепям. Расположил их как параметр компонента, который крепится к радиатору.
Остался последний "затык" на текущий момент - классы цепей. Они определены на плате, а в схеме естественно их нет и ECO ругается:
Я пока считаю, что в схеме определять классы не надо, потому что зачем они схеме? И чтобы ECO не ругалась, сделал настройку: Project>ProjectOption>ECO generation>Remove Net Classes = Ignore Differenses. Это правильно? Да, и еще вопрос насчет того, как на готовой к автотрассировке двусторонней плате задать что-то типа правила: все НЕ МЕТАЛЛИЗИРОВАННЫЕ котактные площадки разводить только на Bottom? Например, электролиты. Или все же лучше в библиотеке на их пады наложить круглые keepout в слое TOP?
|
|
|
|
|
|
|
|
May 1 2007, 17:16
|
Профессионал
Группа: Админы
Сообщений: 1 884
Регистрация: 15-07-06
Из: Новосибирск, Россия
Пользователь №: 18 835
|
Цитата(ivainc1789 @ May 1 2007, 12:31)  Ну вот, с радиаторами вроде разобрался - оформлены как HIDE пины, подключенные в схеме к необходимым цепям. Расположил их как параметр компонента, который крепится к радиатору. А по схеме и не поймешь, что топсвич на радиаторе, который к чему-то подключён. Явное отображение мне тем и нравится, что сразу даёт исчерпавающую информацию, что на чём... Кому как нравится... Цитата(ivainc1789 @ May 1 2007, 12:31) Project>ProjectOption>ECO generation>Remove Net Classes = Ignore Differenses. Это правильно? Нормально. Цитата(ivainc1789 @ Apr 30 2007, 21:43) И еще хотел спросить по поводу интерактивного трассировщика AD. Почитал хелп - ужас! Разрабы видимо решили дать больший контроль пользователю за процессом трассировки, а получилось, что автоматизации по сути - никакой: сплошь и рядом успевай только хоткеи нажимать. Особенно добивает неумение программы автоматом выбрать разумную ширину трека. В Пикаде при старте трассировки с пада ширина проводника автоматом выбирается по ширине площадки, а при входе в пад - ширина трека пытается подстроиться под ширину принимающего пада - все это автоматом. Очень удобно. В AD же фактически нужную ширину выбирать приходиться вручную. Плюс еще переключаться между режимами трассировки и т. п. А если нужно переместить via с уже подключенным проводником - они перемещаются под любым углом (как захочет пользователь), в Пикаде - под 45 град. = меньше постредактирования. Вообщем, или я привык к Пикаду, или интеракт трассировка в AD однозначно менее интеллектуальна... Что скажете? Интересно, сколько у Вас (и у других) по времени занимает процесс "разводки" платы (как этот источник питания, нет высокоскоростных трасс, cpld, fpga, и т.д.)? У меня в среднем тратится примерно 15% времени это работа с принципиальной схемой, 70% предварительная компоновка, 5% собственно прокладка линий и оставшиеся 10% времени это оптимизация компоновки и прокладки. ИМХО оптимальное расположение элементов решает все, время на это и надо тратить. Причем, при возрастании плотности размещения и количества элементов, доля самой "трассировки" стремительно уменьшается. Считаю, что для данных задач пользоваться автотрассировщиками смысла нет. Это чисто личный подход, никому не навязываю следовать.
|
|
|
|
|
|
|
|
May 1 2007, 17:29
|
Гуру
Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671
|
Цитата У меня в среднем тратится примерно 15% времени это работа с принципиальной схемой, 70% предварительная компоновка, 5% собственно прокладка линий и оставшиеся 10% Не считал. Но для схем где все компоненты новые 30%- библиотеки, 20% схема, 20% первичная (100% разведенных связей) разводка и модернизация схем и библиотек. 20% доводка платы. 10% формирование отчетных документов Для модернизации схем соотношение конечно другие
|
|
|
|
|
|
|
|
May 1 2007, 19:05
|
Профессионал
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807
|
Цитата(Vokchap @ May 1 2007, 18:16) А по схеме и не поймешь, что топсвич на радиаторе, который к чему-то подключён. Явное отображение мне тем и нравится, что сразу даёт исчерпавающую информацию, что на чём... Можете выложить рисунок - как вы себе представляете такое изображение на схеме? Цитата(Vokchap @ May 1 2007, 18:16) Считаю, что для данных задач пользоваться автотрассировщиками смысла нет. Это чисто личный подход, никому не навязываю следовать. Согласен абсолютно. Но речь идет об интерактивной трассировке - это, ИМХО, самое важное после компоновки. И пока я не вижу преимуществ интерактивного трассировщика AD перед P-CAD2006sp2. Это печально. Ширина проводника фактически задается вручную (в пределах design rules). Наиболее востребованная, ИМХО, команда: 1. Route/Unroute To First Object - нужно сдвинуть чуть компонент (ATmega8, к примеру), unroute его до первых via, передвинул на 2.2 мм и route его заново. Хотя с некоторым трудом такое можно проделать и сейчас...  Цитата(Владимир @ May 1 2007, 18:10) 2 можно. Но долго объяснять Как сделать keepout я вроде представляю и уже делал... Но... есть другой путь? Хотя бы кратко...
|
|
|
|
|
|
|
|
May 2 2007, 16:25
|
Профессионал
Группа: Свой
Сообщений: 1 175
Регистрация: 5-01-05
Пользователь №: 1 807
|
Имею следующие вопросы:
1. Оформление библиотек. Очень полезно обозначать footprint pad designators не безликими цифрами, а буквами, отражающими "функцию" пада: коллектор, эмиттер, база - C,E,B и т. д. Тогда на плате очень удобочитаемо. Но это приводит к невозможности иметь в библиотеке "универсальные" футпринты, ведь в один и тот же TO-220, к примеру, пакуют все что угодно. Правильно ли (из этих соображений) при оформлении библиотек придерживаться правила: каждый символ = свой футпринт даже если сами футпринты одинакового типа (TO-92, TO-220, SOT-23 и т. д.)?
2. По поводу создания правила для разводки электролитов (их падов) только на Bottom в случае неметаллизированных отверстий падов. У меня такие пады (электролиты, некоторые разъемы и т. д.) легко выделяются с помощью запроса:
(ObjectKind = 'Pad') And (PadStackMode = 'Top-Middle-Bottom') And (HoleDiameter = PadXSize_TopLayer) And (HoleDiameter = PadYSize_TopLayer)
и даже с панели PCB filter можно сразу сформировать правило для трассировки таких падов, задав для такого запроса: RoutingLayers = Bottom only. Только не работает это правило. Причина видимо в том, что в языке запросов разводятся не пады а цепи, но тут затык: одна и та же цепь содержит как нужные мне пады, так и те, которые можно развести в обоих сигнальных слоях. Короче запрос составлен неполно для решаемой задачи... Есть предложения?
|
|
|
|
|
|
|
 |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
