снова про DC : как убрать временные проверки hold|setup при симуляции?, то есть сгенерить SDF, проаннотировав который сим. не сделает ХХ Опции

[yes]

ну то есть для описания синхронизатора, который перепривязывает данные с одного такта на другой
понятно, что никакие setup/hold-ы для такого триггера не имеют смысла, а вред - X в симуляции

вроде рекомендовали метод - на этот триггер ставить
set_annotated_check -setup 0.0 (и -hold 0.0) -from clock_pin -to data_pin

вроде как это помогает (когда два независимых идеальных тактовых сигнала), но почему-то в случае с TCK ( http://electronix.ru/forum/index.php?showtopic=36181 ) нет

есть другие способы?

может я облажался в другом -
как можно найти триггера, которым на вход поступает сигнал из другого тактового домена (возможно, что через комбинаторные целы)???
если есть и не жалко - покажите пример скрипта...
вобщем-то по функциональности устройства наверно проще, но есть свои трудности...