Design Capture Опции

[Vadim]

Я тоже раньше так думал А сейчас вижу - в подавляющем большинстве моих проблем виноват я сам. За исключением откровенных багов. Дело в том, что система сложна и строга. Там много что от многого чего зависит. И не всегда это хорошо документировано. В нестрогих и простых системах таких проблем не возникает, и поэтому DC/DV-Expedition Flow вызывает ощущение недружелюбного отношения к начинающему пользователю. Однако по мере накопления опыта это ощущение исчезает. А работать в строгой системе гораздо удобнее(имхо).
ЗЫ: В каком полку слу... с какого када переходите на Expedition?

[G_A_S]

ЗЫ: В каком полку слу... с какого када переходите на Expedition?

Сначала, как и все, P-CAD, потом Protel, потом Altium DXP

[G_A_S]

Есть ли возможность соединения резинок не от пина к пину в DC, а от края уже разведенной дорожки к пину?

[fill]

Непонятно причем здесь разведенная дорожка и DC?
В ExpeditionPCB - Display_Control>Layer>Netlines_&Classlines>Netlines_From_Traces

[G_A_S]

Спасибо за ответ) Конечно же EPCB!!! Новый год не прошел без последствий:-)

[G_A_S]

Не могу справиться с проблемой. После присвоения нескольких сигналов в IOD создал новый компонент. Обновил схему (даже удалял и снова вставлял компоненты). Обновления появились, но упаковываться она не хочет.


PDB ERROR: The mapping of gates in the Component section
resulted in a gate composed completely of common pins.
That is, all of its pin numbers were found more than once
in the Component section. Such a gate is superfluous and
illegal and must be removed by correcting the Parts DataBase
on part number 4vsx35.
If a Parts DataBase other than the local one is corrected,
please be sure to run Packager in the overwrite mode or
Forward Annotation in the 'Replace Local Parts' mode. Otherwise, be
sure not to use these modes or the corrections will be lost.

ERROR: Bad data for Part Number: 4vsx35 in the
Parts DataBase for symbols with Part Name: ARGON_CFO_TOP_top and Part Label: (null).
The relevant symbols are:

1 packaging error has been found.
For those errors that only involve the application of wrong
pin numbers, either repackage the schematic by hand or
simply remove at least one pin number per reference designator
to enable automatic packaging when you run this
procedure again.



Testing of Packaging is being terminated with 1 errors and 0 warnings.
Design has NOT been packaged.

There have been 1 errors.

[G_A_S]

Ну что же ему (ментору) надо? Почему при упаковке он выдает это сообщение? Уже что только не делал, все то же...

Сообщение отредактировал G_A_S - Jan 18 2008, 10:55

[fill]

Он вам ясно указал, что в двух вентилях (символах) присутствует пин с одинаковым номером, что недопустимо. Номер пина в отчете тоже отображен (у вас показана только часть отчета, без него). Проверьте символы в IOD. Или перегенерите их там, если лень искать.
Нельзя иметь в PDB два пина с разными именами, но одинаковым номером в разных вентилях. Если пин является общим для двух вентилей, то и имя и номер должны совпадать.
Проблема в ВАШЕЙ последовательной модификации символов в IOD, софт здесь не причем.

[G_A_S]

Спасибо)

[G_A_S]

Все делал как обычно. Присвоил в IOD сигналам новые номера ножек, визардом создал новые символы, в Library Manager удалил всю информацию о компоненте, затем Generate -- Schematic and Symbols, через Library Sevice импортировал новые символы, затем Replace Device в DC/DV, по очереди Replace каждый символ. Короче, накатанная дорога и казалось бы ошибки уже быть не может, однако упаковщику не понравилось что-то с пином AC17 (Pin AC17 is a common pin, but it is mapped to gate ARGON_pcb_gate_). Что значит пин простой, а рамечен в гейт такой-то?... Что не так сделал?




Checking for value differences between non-null symbol properties and PartsDB properties,
but only for those properties checked off in the Property Definition Editor

Checking the validity of the packaging of prepackaged schematic
symbols. Only the first error in symbols having the same
Reference Designator will be reported.

INTERNAL S/W ERROR: Pin AC17 is a common pin, but it is mapped to gate ARGON_pcb_gate_,
pin swap id P2 which is not marked as a common pin
on part number 4vsx35.
If a Parts DataBase other than the local one is corrected,
please be sure to run Packager in the overwrite mode or
Forward Annotation in the 'Replace Local Parts' mode. Otherwise, be
sure not to use these modes or the corrections will be lost.

[G_A_S]

Тупо-глупо присвоил цепь этой ножке. Упаковщик упаковал (явные косяки), но вот теперь при прямой аннотации в EPCB вообще пишет о несоответствии количества ножек... Но как это может быть?


WARNING: Unable to update the cell 'ff668' in the Library Manager.
Pin count in cell (668) is different than in the referencing part (667).

The following parts containing (667) pins reference this cell:

PartsDB.pdb/4vsx35


WARNING: Unable to add cell ff668 to library E:\CFO\PCB\Work\Layout_Temp\Design.llm

The Common DataBase has been read and will be packaged.
Clustering 78 Symbols:
78 ***************************
50 **************************************************
Clustering is Complete

Packager Assignments successfully completed



336 nets were found containing 955 pins
71 components were found

PDB Warning: Cell ff668 has an alphanumeric
pin number of AD16 which is not valid for use with the part.
Top Cell with cell name ff668 will not be used for Part
Number 4vsx35. When cell problems have been fixed, please
run DataBase Load if you wish to make use of this cell.

After augmentation of supply pins, there are 328 nets where 4 nets have only one pin:
INFO Block Sch Page 1, Pin CLK_REF on Symbol XCMP347: Single pin on net CLK_REF.
INFO Block Sch Page 1, Pin INT_PROG on Symbol XCMP326: Single pin on net INT_PROG.
INFO Block Sch Page 1, Pin B on Symbol XCMP307: Single pin on net M_CI_1.
INFO Block Sch Page 1, Pin B on Symbol XCMP305: Single pin on net M_KI_1.

ERROR: Cell ff668 has 668 unique Alphanumeric Pin Numbers while
Part Number 4vsx35 has 667.

1 Pin application errors found as noted above.

DataBase Load is being terminated with 1 errors and 3 warnings.
Logic Data has NOT been Compiled.

[fill]

Мне отсюда не видно, что и как вы сделали, но судя по тому как ругается Exp, у вас в PDB в таблице соответствия прописаны 667 пинов, а в CELL их 668 - куда прикажите Exp-у привязывать один из пинов?

[G_A_S]

Это я и сам понял, что их 667. Вот только куда еще один пин дел IOD при создании детали... Все делал стандартным способом (описал выше). Зашел в полный тупик... наполовину разведеный проек просто напросто остановился из-за невозможности прямой аннотации в EPCB. Что делать? Как его оживить? Подскажите...

[fill]

Проект давайте, для гадания у меня нет времени.

[G_A_S]

Долго разбирался и справился))) Оказалось, что в IOD для неиспользуемых двух пинов диффпары Были разные типы пинов (IO и DIFF). Исправил, все заработало! Все равно спасибо!