реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Вопрос по XST через Алдек
STT
сообщение Aug 9 2005, 06:27
Сообщение #1


Участник
*

Группа: Новичок
Сообщений: 24
Регистрация: 19-03-05
Пользователь №: 3 505



Народ, я тут взял засинтезировал для проверки макромодель сдвигового регистра для спратака SR16CE (настройки синтеза по умолчанию). Синтезатор не выдает ошибок но и не пишет чё потребовалось для синтеза (скока там тригеров и все такое). Че за настройка ?
Go to the top of the page
 
+Quote Post
-=Sergei=-
сообщение Aug 9 2005, 07:54
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985



Цитата(STT @ Aug 9 2005, 09:27)
Народ, я тут взял засинтезировал для проверки макромодель сдвигового регистра  для спратака SR16CE  (настройки синтеза по умолчанию).  Синтезатор не выдает ошибок но и не пишет чё потребовалось для синтеза (скока там тригеров и все такое). Че за настройка ?
*


Соптимизировал ?
Go to the top of the page
 
+Quote Post
des00
сообщение Aug 9 2005, 08:58
Сообщение #3


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(STT @ Aug 9 2005, 01:27)
Народ, я тут взял засинтезировал для проверки макромодель сдвигового регистра  для спратака SR16CE  (настройки синтеза по умолчанию).  Синтезатор не выдает ошибок но и не пишет чё потребовалось для синтеза (скока там тригеров и все такое). Че за настройка ?
*

а можно еще раз и по понятнее ?
SR16CE - для его реализации требуеться только 1 лют и тригер в слайсе, если он в проекте был один + еще IBUFG + OBUF все.


--------------------
Go to the top of the page
 
+Quote Post
STT
сообщение Aug 9 2005, 09:36
Сообщение #4


Участник
*

Группа: Новичок
Сообщений: 24
Регистрация: 19-03-05
Пользователь №: 3 505



Вот отчет о синтезе. Не пишется даже максимальная частота. Че то все not found
Прикрепленные файлы
Прикрепленный файл  synlog.htm ( 26.43 килобайт ) Кол-во скачиваний: 71
 
Go to the top of the page
 
+Quote Post
oleg_rudakov
сообщение Aug 9 2005, 09:45
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 136
Регистрация: 26-07-04
Из: Europe
Пользователь №: 387



Цитата(STT @ Aug 9 2005, 12:36)
Вот отчет о синтезе. Не пишется даже максимальная частота. Че то все not found
*



Хорошо бы взглянуть на исходный проект (HDL / Schematic). Маловато исходных данных для анализа...
Go to the top of the page
 
+Quote Post
vetal
сообщение Aug 9 2005, 09:46
Сообщение #6


Гуру
******

Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553



Код
Design Statistics
# IOs                              : 0

Macro Statistics :
# Tristates                        : 1
#      1-bit tristate buffer       : 1

Cell Usage :
# BELS                             : 1
#      GND                         : 1
# Others                           : 1
#      SR16CE                      : 1


Если не секрет, у вас входы и выходы в проекте присутствуют?
Складывается впечатление, что их там просто нет.
Go to the top of the page
 
+Quote Post
des00
сообщение Aug 9 2005, 09:53
Сообщение #7


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(vetal @ Aug 9 2005, 04:46)
Код
Design Statistics
# IOs                              : 0

Macro Statistics :
# Tristates                        : 1
#      1-bit tristate buffer       : 1

Cell Usage :
# BELS                             : 1
#      GND                         : 1
# Others                           : 1
#      SR16CE                      : 1


Если не секрет, у вас входы и выходы в проекте присутствуют?
Складывается впечатление, что их там просто нет.
*


а SRL16 есть smile.gif

может опцию не включил авто добавления входных/выходных буферов


--------------------
Go to the top of the page
 
+Quote Post
STT
сообщение Aug 9 2005, 10:05
Сообщение #8


Участник
*

Группа: Новичок
Сообщений: 24
Регистрация: 19-03-05
Пользователь №: 3 505



ГЫ smile.gif Да входов выходов небыло - думал автоматически добавляет (галочка то стоит). Вот: (скажите - какая максимальная частота на которой он может работать ?)

=========================================================================
* Final Report *
=========================================================================
Final Results
RTL Top Level Output File Name : jjj.ngr
Top Level Output File Name : jjj
Output Format : NGC
Optimization Goal : speed
Keep Hierarchy : no

Design Statistics
# IOs : 19

Cell Usage :
# BELS : 1
# GND : 1
# IO Buffers : 19
# IBUF : 3
# OBUF : 16
# Others : 1
# SR16CE : 1
=========================================================================

Device utilization summary:
---------------------------

Selected Device : 2s15cs144-6

Number of bonded IOBs: 19 out of 90 21%


=========================================================================
TIMING REPORT

NOTE: THESE TIMING NUMBERS ARE ONLY A SYNTHESIS ESTIMATE.
FOR ACCURATE TIMING INFORMATION PLEASE REFER TO THE TRACE REPORT
GENERATED AFTER PLACE-and-ROUTE.

Clock Information:
------------------
No clock signals found in this design

Timing Summary:
---------------
Speed Grade: -6

Minimum period: No path found
Minimum input arrival time before clock: No path found
Maximum output required time after clock: No path found
Maximum combinational path delay: 5.703ns

Timing Detail:
--------------
All values displayed in nanoseconds (ns)

-------------------------------------------------------------------------
Timing constraint: Default path analysis
Delay: 5.703ns (Levels of Logic = 1)
Source: U1:Q<15> (PAD)
Destination: BusOutput0<15> (PAD)

Data Path: U1:Q<15> to BusOutput0<15>
Gate Net
Cell:in->out fanout Delay Delay Logical Name (Net Name)
---------------------------------------- ------------
SR16CE:Q<15> 1 0.000 1.035 U1 (BusOutput0_15_OBUF)
OBUF:I->O 4.668 BusOutput0_15_OBUF (BusOutput0<15>)
----------------------------------------
Total 5.703ns (4.668ns logic, 1.035ns route)
(81.9% logic, 18.1% route)

=========================================================================
Go to the top of the page
 
+Quote Post
des00
сообщение Aug 9 2005, 10:10
Сообщение #9


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(STT @ Aug 9 2005, 05:05)
ГЫ smile.gif Да входов выходов небыло - думал автоматически добавляет (галочка то стоит). Вот: (скажите - какая максимальная частота на которой он может работать ?)

=========================================================================
*                            Final Report                              *
=========================================================================
Final Results
RTL Top Level Output File Name    : jjj.ngr
Top Level Output File Name        : jjj
Output Format                      : NGC
Optimization Goal                  : speed
Keep Hierarchy                    : no

Design Statistics
# IOs                              : 19

Cell Usage :
# BELS                            : 1
#      GND                        : 1
# IO Buffers                      : 19
#      IBUF                        : 3
#      OBUF                        : 16
# Others                          : 1
#      SR16CE                      : 1
=========================================================================

Device utilization summary:
---------------------------

Selected Device : 2s15cs144-6

Number of bonded IOBs:                19  out of    90    21% 


=========================================================================
TIMING REPORT

NOTE: THESE TIMING NUMBERS ARE ONLY A SYNTHESIS ESTIMATE.
      FOR ACCURATE TIMING INFORMATION PLEASE REFER TO THE TRACE REPORT
      GENERATED AFTER PLACE-and-ROUTE.

Clock Information:
------------------
No clock signals found in this design

Timing Summary:
---------------
Speed Grade: -6

  Minimum period: No path found
  Minimum input arrival time before clock: No path found
  Maximum output required time after clock: No path found
  Maximum combinational path delay: 5.703ns

Timing Detail:
--------------
All values displayed in nanoseconds (ns)

-------------------------------------------------------------------------
Timing constraint: Default path analysis
Delay:              5.703ns (Levels of Logic = 1)
  Source:            U1:Q<15> (PAD)
  Destination:      BusOutput0<15> (PAD)

  Data Path: U1:Q<15> to BusOutput0<15>
                                Gate    Net
    Cell:in->out      fanout  Delay  Delay  Logical Name (Net Name)
    ----------------------------------------  ------------
    SR16CE:Q<15>          1  0.000  1.035  U1 (BusOutput0_15_OBUF)
    OBUF:I->O                4.668          BusOutput0_15_OBUF (BusOutput0<15>)
    ----------------------------------------
    Total                      5.703ns (4.668ns logic, 1.035ns route)
                                      (81.9% logic, 18.1% route)

=========================================================================
*


нуу блин, смотря что вкладывать в понятние "максимальная частота"
если имееться в виду тактовая, то у вас нет регистровых передач, поэтому нужно лезть в даташит и смотреть на тайминги самой фпга.
Если вкладывать в понятие "максимальной частоты" то что получаеться за счет задержек сигнала, то 5.703ns.
smile.gif а еще лучше приведите код
посмотреть нужно что вы там наворотили smile.gif


--------------------
Go to the top of the page
 
+Quote Post
STT
сообщение Aug 9 2005, 10:27
Сообщение #10


Участник
*

Группа: Новичок
Сообщений: 24
Регистрация: 19-03-05
Пользователь №: 3 505



Там 1 SR16 и входы выходы. В схематик (BDE). Не, ну в кратком описании на русском на спартак2 написано что системная частота до 200 МГц а нвутренние тригеры могут работать до 350 МГЦ! Это 2.5 нс. А мне нужно занать какой максимальный битовый поток сможет принять регистр сдвига (с ножки микросхемы сразу в етот ШифтРег). В стандарте LVTTL. Я так понял что 5.703 нс == 175 всего МГц. Да... 350 никак уж...
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 6th September 2025 - 14:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.10323 секунд с 7
ELECTRONIX ©2004-2016