Правильный edge detection (VHDL) - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

Правильный edge detection (VHDL)

Опции

AndriyG Просмотр профиля	Sep 5 2008, 11:31 Сообщение #1
Участник Группа: Validating Сообщений: 52 Регистрация: 7-04-06 Пользователь №: 15 911	Всем привет! какой самый честный метод детекции фронтов сигналов заводящихся на от внешних устройств? Сам использую 2 тригера ---->[T0]--"1"-->[T1]--"0"--> когда выход Т1 = "0" и выход Т0 = "1" решаю что rising edge Есть ли проще/более правильное решение?

Сообщений в этой теме

AndriyG Правильный edge detection (VHDL) Sep 5 2008, 11:31

Rst7 На самом деле надо 3 триггера, для того, чтобы изб... Sep 5 2008, 11:41

makc Правильно будет использовать три триггера: первые ... Sep 5 2008, 11:42

AndriyG Цитата(makc @ Sep 5 2008, 14:42) Правильн... Sep 5 2008, 11:59

makc Цитата(AndriyG @ Sep 5 2008, 15:59) сообр... Sep 5 2008, 12:12

iosifk Цитата(AndriyG @ Sep 5 2008, 15:59) я в с... Sep 15 2008, 13:15

Maverick Пожожая тема осуждалась тут Sep 16 2008, 05:31

AndriyG Все о том же: горожу FIFO + LocalLink source, нужн... Sep 15 2008, 11:38

dm.pogrebnoy Цитата(iosifk @ Sep 15 2008, 16:15) Посмо... Nov 13 2008, 13:27

des00 Цитата(dm.pogrebnoy @ Nov 13 2008, 08:27)... Nov 14 2008, 04:28

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Сейчас: 20th August 2025 - 09:50