Altera Cyclone3 vs. Xilinx Spartan 3e, ..в указанной конкретной ситуации, что лучше может быть ? Опции

[impatt]

От ПЛИС далёк, признаюсь. Но приходится коснуться.
Вопрос в следующем: на ПЛИС надо будет сделать несколько (пару-тройку) целочисленных умножителей 16x16 бит и аналогичные делители. Логики немного, потому гляжу в сторону самых простых моделей.
Что-то мне подсказывает, что сложнее всего делается делитель, и потому обратил своё внимание на оборудованность кристаллов аппаратными умножителями: почему-то думается, что деление может реализоваться с их помощью.
Так вот, Altera кажется подороже при том что у неё аж 23 умножителя. А спартан самый попроще который - 4. И думаю: реально ли для делителя нужны умножители ? Если нет, то ворох аппаратных умножиетелей - явно избыток. И попутно: за сколько тактов делается деление ?

Пардон за некую сумбурность.
Спасибо за возможный ответ.

[vik0]

Почитайте, что предлагает Xilinx для деления:
http://www.xilinx.com/support/documentatio...n/div_ds530.pdf
http://www.xilinx.com/ipcenter/catalog/log...cs/sdivider.pdf

[Kuzmi4]

обратил своё внимание на оборудованность кристаллов аппаратными умножителями: почему-то думается, что деление может реализоваться с их помощью

Неправильно думаете.
Берём самый страшный случай
там - страница 12

[SFx]

И попутно: за сколько тактов делается деление ?

деление обычно около 36 тактов занимает.

[yes]

Неправильно думаете.
Берём самый страшный случай
там - страница 12

пачему неправильно? если есть умножитель - делать можно на умножителе см xilinx ug073

там возможно больше хитростей с уменьшением тактов на операцию

[impatt]

Неправильно думаете.
Берём самый страшный случай
там - страница 12

Операции с плавающей точкой не интересуют

пачему неправильно? если есть умножитель - делать можно на умножителе см xilinx ug073
там возможно больше хитростей с уменьшением тактов на операцию

О, интересно. Почитал. Умножители не особо погоду делают, значит то-же количество тактов и всё такое..
А как, ты говоришь, можно схитрить с уменьшением количества тактов ?

Почитайте, что предлагает Xilinx для деления:
http://www.xilinx.com/support/documentatio...n/div_ds530.pdf
http://www.xilinx.com/ipcenter/catalog/log...cs/sdivider.pdf

Это ж закрытая ботва ? Логика работы неясна, переносимости на альтеру нет. Невозможно оценить преимущества спартана перед циклоном.

[Волощенко]

Если камень преткновения в этом

Что-то мне подсказывает, что сложнее всего делается делитель...

То тема подымалась, здесь
http://electronix.ru/forum/index.php?showt...=32932&st=0
а также здесь
http://electronix.ru/forum/index.php?showtopic=46469&hl=
В последнем есть схемы деления как в прямом, так и доп.коде, их можно синтезировать как на HDL, так и редактором схем.

[impatt]

Если камень преткновения в этом

То тема подымалась, здесь
http://electronix.ru/forum/index.php?showt...=32932&st=0
а также здесь
http://electronix.ru/forum/index.php?showtopic=46469&hl=
В последнем есть схемы деления как в прямом, так и доп.коде, их можно синтезировать как на HDL, так и редактором схем.

За линки спасибо, думаю, что вполне могут пригодиться.
Вопрос, главным образом, в оценке предпочтительности микросхемы (см. тему).

[yes]

О, интересно. Почитал. Умножители не особо погоду делают, значит то-же количество тактов и всё такое..
А как, ты говоришь, можно схитрить с уменьшением количества тактов ?

если есть таблица в памяти и умножитель - можно считать несколько бит за такт

вроде представляю, как делать, но объяснить не могу (принцип - зная таблицу умножения, делим в столбик) - описание вроде видел для каких-то моторольских процессоров (зачем оно там было не знаю, но то что PPC делит за 10-12 тактов, а не за 32 - факт)

[Doka]

yes
аха .. есть такое - по два бита за раз можно обрабатывать, по четыре и т.п.
а принцип действительно "типа деления в столбик" =)