|
|
  |
Проблемы со старым проектом в Quartus, перенос проекта из max 2+ в quartus |
|
|
|
Nov 12 2008, 14:40
|
Группа: Новичок
Сообщений: 4
Регистрация: 22-04-08
Из: Минск
Пользователь №: 36 991

|
По работе необходимо перенести старый проект сделанный лет 10 назад на FLEX10KE в max 2+ на Cyclone 3. При экспорте проекта в quartus II 7.2 схема перестала работать, компиляция прошла успешно, но проект не заработал на старой плис после программирования, при компиляции в максе и квартусе отличается число используемых логических элементов: 2551/2880 и 2425/2880, в максе и квартусе соответственно, в схему изменения не вносились. В чем может быть проблема?
|
|
|
|
|
Nov 12 2008, 14:59
|
Гуру
     
Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804

|
Цитата(_Юра_ @ Nov 12 2008, 17:40)  По работе необходимо перенести старый проект сделанный лет 10 назад на FLEX10KE в max 2+ на Cyclone 3. При экспорте проекта в quartus II 7.2 схема перестала работать, компиляция прошла успешно, но проект не заработал на старой плис после программирования, при компиляции в максе и квартусе отличается число используемых логических элементов: 2551/2880 и 2425/2880, в максе и квартусе соответственно, в схему изменения не вносились. В чем может быть проблема?  Если проект графический, его нужно весь проверить после конвертации на наличие соединений отрезков цепей, особенно шин. (Если MAX+ допускал обозначение отрезка D0 от шины D[7..0], то у Квартуса это должно быть D[0] от шины D[7..0]). Графический редактор квартуса обрывы цепей или разницу в обозначении отрезков цепей за ошибку не считает, но и задействовать ресурсы не будет. Если более глубоко, тогда огрехи проектирования. (Смотрите отчет временного анализатора).
|
|
|
|
|
Nov 13 2008, 07:09
|
Группа: Новичок
Сообщений: 4
Регистрация: 22-04-08
Из: Минск
Пользователь №: 36 991

|
Цитата(sazh @ Nov 12 2008, 16:59)  Если проект графический, его нужно весь проверить после конвертации на наличие соединений отрезков цепей, особенно шин. (Если MAX+ допускал обозначение отрезка D0 от шины D[7..0], то у Квартуса это должно быть D[0] от шины D[7..0]). Графический редактор квартуса обрывы цепей или разницу в обозначении отрезков цепей за ошибку не считает, но и задействовать ресурсы не будет. Если более глубоко, тогда огрехи проектирования. (Смотрите отчет временного анализатора). После конвертации проекта, все соединения были переименованы в соответствии с правилами квартуса. Былм вычищены все предупреждения. Но и этот проект не заработал. Правда, как мне сказали, один из основных блоков подгонялся для нормальной работы, т.е. ставились элементы задержки LCELL и дополнительные триггеры в цепи управляющих сигналов. Были проблемы с задержками сигналов управления, данный блок работает с процессорами, на которых реализован DDC. Пришли к выводу, что причиной является различные варианты трасировки, и соответсвенно этот блок надо полностью переделывать. Вопрос вызывает различие используемых логических ячеек в максе и квартусе, в квартусе на 126 меньше, а число используемых пинов 125. Цитата(bve @ Nov 12 2008, 22:22)  Еще посмотрите, воспринял ли квартус назначение ножек из .acf файла. Мог и проигнорировать...... Слетела только одна ножка, но ее выставили на свое место.
|
|
|
|
|
Nov 13 2008, 07:53
|
Гуру
     
Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804

|
Цитата(_Юра_ @ Nov 13 2008, 10:09)  . Правда, как мне сказали, один из основных блоков подгонялся для нормальной работы, т.е. ставились элементы задержки LCELL и дополнительные триггеры в цепи управляющих сигналов. Пришли к выводу, что причиной является различные варианты трасировки, и соответсвенно этот блок надо полностью переделывать. Вопрос вызывает различие используемых логических ячеек в максе и квартусе, в квартусе на 126 меньше, а число используемых пинов 125. конечно lcell не хорошо. Но в вашем случае это и был подгон для различных вариантов трассировки. (В последнем Максе у фиттера две опции. Макса и Квартуса для привыкания). При конвертации из макса все констрейны игнорируются. Надо по новой в интерпритации квартуса. (У квартуса есть опция инорировать или нет lcell). Не может быть такое различие в используемых ресурсах. Смотрите схему в RTL просмотрщике. И посмотрите в технологическом просмотрщике Post-fittihg, что в действительности получилось. (В квартусе для семейства 10ке должно все получиться). Промоделируйте наконец. Другое дело это может не лечь на циклоны (если память например в старом проекте асинхронная, да и без lcеll надо обойтись).
|
|
|
|
|
Nov 13 2008, 18:12
|
Знающий
   
Группа: Свой
Сообщений: 654
Регистрация: 24-01-07
Из: Воронеж
Пользователь №: 24 737

|
Цитата(_Юра_ @ Nov 13 2008, 10:09)  Правда, как мне сказали, один из основных блоков подгонялся для нормальной работы, т.е. ставились элементы задержки LCELL и дополнительные триггеры в цепи управляющих сигналов. Были проблемы с задержками сигналов управления, данный блок работает с процессорами, на которых реализован DDC. Пришли к выводу, что причиной является различные варианты трасировки, и соответсвенно этот блок надо полностью переделывать. Нормальный синхронный дизайн не должен подгоняться LCELL-ами. Блок скорее всего стоит переделать. Ну а так, посмотрите post P&R модель, поставьте констрейны на входные пины и клоки.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|