SI как убить индуктивность вывода? Опции

[Paul]

Привет All.
Помогите нейтрализовать индуктивность вывода. Есть шина данных 100МГц (двунаправленная). На этой шине в находятся в порядке следования DSP - FPGA1 - SDRAM - FPGA2. Топологически импеданс линии 70 Ом. Это так для справки. Линия согласована. Индуктивности/емкости выводов DSP - 3.6нГн/3пФ, SDRAM - 4нГн/4пФ, FPGA (PQFP208) - 14.5нГн/7пФ. Пока нет FPGA1 (между DSP и SDRAM) линию удается хорошо согласовать - фронты гладкие, вершины достаточно плоские, выбросы незначительные. Стоит подключить FPGA1 - все разваливается - на FPGA1 появляется сильный звон, сопоставимый с амплитудой сигнала, на FPGA2 на фронте и спаде появляются ступеньки со склонностью к зазубрине, находящиеся в зоне неопределенности. Детальный анализ ситуации показал, что виновата индуктивность вывода FPGA (14.5нГн). Проба применения другого корпуса (BGA) с индуктивностью вывода 4нГн полностью решает проблему, но BGA применять не хотелось бы из-за трудностей монтажа. Ситуация осложняется также двунаправленностью линии, т.е. применение резистивных согласованных разветвителей результата не дает. Емкостной шунт около FPGA1 улучшает картину в середине линии, но существенно искажает края. В умных книжках по SI ответа на данный вопрос не нашел.
Помогите разобраться.
Спасибо.