Разводка контроллера и SDRAM, Как правильно на двухслойной плате? Опции

[Uree]

А через кого Вы делали платы? 200 - это все таки не 400, вдруг да согласятся .

Мы же с Украины Есть у нас замечательная фирма-посредник(пока посредник). Мы у них серии сотнями заказываем, соответственно пилотные экземпляры нам делают очень дешево.

[AndyBig]

А какие нормы планируете использовать на двуслойке и на частоте 80MHz? В смысле толшина проводника, зазор, контактная площадка. Четырехслойка вроде меньше по размерам получается.

Какие позволит производство. Толщину сигнальных дорожек и промежуток между ними думаю сделать 0,25 мм минимум, переходные отверстия - 0,5 мм отверстие и 1,1 мм площадка вокруг него. Это минимальные ограничения, наложенные Резонитом на производство плат в России.
Думаю, 4-слойная плата вышла бы не намного меньше по размерам. Явно не на столько, что бы оправдать разницу в стоимости.

[AndyBig]

Мы у них серии сотнями заказываем, соответственно пилотные экземпляры нам делают очень дешево.

А-а . Так нечестно .

[Uree]

Почему нечестно? Нормальная работа - сначала пробные образцы, потом серия. Кстати сейчас уже мы даже не обещаем что пробные образцы пойдут в серию, а цены нормальные.

[AndyBig]

Нечестно - по отношению к моей ситуации . Я-то уже начал надеяться, что есть производство плат с таким уровнем цен .

[Uree]

Если Вы с Украины я дам координаты, если нет - думаю не имеет смысла.

[AndyBig]

Если Вы с Украины я дам координаты

Увы, нет...

[Alexandr]

Согласующие резюки я собираюсь ставить на все линии - по 15 Ом со стороны контроллера и со стороны обоих чипов SDRAM, так мне посоветовали. В этом есть хоть какой-то смысл?

Согласующие резисторы надо ставить у источника сигнала, и как можно ближе к нему. Поэтому резюки на CAS, RAS, WE, CS и др. цепи управления, а также адресные цепи надо ставить непосредственно у контактов процессора. Номиналы резюков не подскажу, ибо расчитывать надо непосредственно по параметрам платы, но обычно 33Ом, иногда 47Ом. Все несколько сложнее если цепи двунаправленные - это наша шина данных. Тут надо смотреть (на модели) у кого хуже выходной сигнал (как правило у SDRAM) и туда и ставить резюк. Но в принципе можно и по резистору у каждой микросхемы. Далее, постарайтесь максимально выровнять длины дорожек и CLK в том числе.
С данным процессором я не знаком, отсюда вопрос зачем две SDRAM и как они будут к нему подключаться? На каждую SDRAM отдельный контроллер?

[AndyBig]

Поэтому резюки на CAS, RAS, WE, CS и др. цепи управления, а также адресные цепи надо ставить непосредственной у контактов процессора. Номиналы резюко в не подскажу, ибо расчитывать непосредственно по параметрам платы, но обычно 33Ом, иногда 47Ом. Все несколько сложнее если цепи двунаправленные - это наша шина данных. Тут надо смотреть (на модели) у кого хуже выходной сигнал (как правило у SDRAM) и туда и ставить резюк. Но в принципе можно и по резистору у каждой микросхемы. Далее, постарайтесь максимально выровнять длины дорожек и CLK в том числе.

Спасибо. Эти рекомендации я обязательно учту.

зачем две SDRAM и как они будут к нему подключаться?

Эти SDRAM - 16-битные, подключаются к 32-битной шине данных. Один чип - на младшие 16 бит (0-15), второй - на старшие (16-31). Отсюда: практически все управляющие сигналы (за парой исключений) и адресная шина у них общие, шина данных - раздельна.

[Alexandr]

Эти SDRAM - 16-битные, подключаются к 32-битной шине данных. Один чип - на младшие 16 бит (0-15), второй - на старшие (16-31). Отсюда: практически все управляющие сигналы (за парой исключений) и адресная шина у них общие, шина данных - раздельна.

Тогда разводить трассы на обе SDRAM придется так: процессор -> согласующие резисторы -> первая SDRAM -> вторая SDRAM. Общие цепи разветвлять у процессора нельзя, иначе с отражением намучаетесь - только последовательное подключение.

[AndyBig]

Общие цепи разветвлять у процессора нельзя, иначе с отражением намучаетесь - только последовательное подключение.

Угу, так я и думал. Грустно. Подозреваю, что придется изрядно помучаться над разводкой.

[vm1]

Летом развел платку на AT91RM9200 c 32 битной памятью SDRAM
без резисторов, на скорую руку.
На 2 слойной плате один слой земля а на другом все остальное:
процессор, 2x16бит SDRAM, 16бит SRAM, 8бит NAND.
Длина некоторых шин адреса и данных доходит до 90мм.
Плата делалась в свободном конструктиве
только для того чтобы на столе попробовать
програмное обеспечение, в серию она не планировалась.
Я специально сделал похуже, для эксперемента,
чтобы быть увереным что при правильной разводке будет с "запасом".
Тем не менее нормально работает на 60 и 90Мгц.

[Владимир]

Бедность не порок. Делал для других на 66МГц Двуслойка. плотность такая что сверх,что снизу практически одни дорожки. Правда все очень короткие (скажем так раза два длинее чем корпус) . Но на шине сидели разные корпуса, так что были даже Т связи. Вроде сотнями делали, не жаловались.

[dlinn]

Толщину сигнальных дорожек и промежуток между ними думаю сделать 0,25 мм минимум, переходные отверстия - 0,5 мм отверстие и 1,1 мм площадка вокруг него. Это минимальные ограничения, наложенные Резонитом на производство плат в России.
Думаю, 4-слойная плата вышла бы не намного меньше по размерам. Явно не на столько, что бы оправдать разницу в стоимости.

Сам работаю с Резонитом, в SSF-e на VIA всегда пишу 0.4 отверстие и 1 мм площадка. Вроде не ругаются. И все виа без проблем Дорожки кстати они мне делали 0.25 с зазорами 0.2 мм на срочном.

[dlinn]

Эти SDRAM - 16-битные, подключаются к 32-битной шине данных. Один чип - на младшие 16 бит (0-15), второй - на старшие (16-31). Отсюда: практически все управляющие сигналы (за парой исключений) и адресная шина у них общие, шина данных - раздельна.

Может быть это и неправильно, поставить сериализатор/десериализатор и расставить как надо. А объединить их витыми парами.