Запись в RAM-память Stratix II (да и вообще в целом), Стробирование и тактирование Опции

[Ethereal]

Добрый день. Возник такой вопрос.
Необходимо записать в двухпортовую память Stratix II данные. Данные защелкиваются в сдвиговый регистр и выдаются на выход модуля через такт.
Как корректнее описать запись этих данных в память - стробом WriteEnable или отдельным клоком WriteClk?

[andrew_b]

Как корректнее описать запись этих данных в память - стробом WriteEnable или отдельным клоком WriteClk?

WriteEnable'ом ничего не пишется. Он разрешат запись в RAM по слоку WriteClk. Память синхронная, и без клока работать не будет.

[Ethereal]

Поправляюсь.
Строб записи WE + общий клок, либо строб записи "1" и сгенеренный клок.

[Methane]

Поправляюсь.
Строб записи WE + общий клок, либо строб записи "1" и сгенеренный клок.

Клок должен быть общий. Один на всех. (это в идеале).

[axalay]

общий клок конечно+врайт енабля. А второй предложенный вами метод-прерывистый клок....лучше забыть про него

[Ethereal]

Эх... я так и сделал.
Просто возникла определенная проблема с полученными после этого данными. Иногда вытащенные из памяти данные, посланные по последовательному интерфейсу и принятые на компьютере данные сбоят - в теле сообщения обнаруживается какой-то бред, контрольная сумма не совпадает.
Пока не разобрался на что грешить, но думал, может все-таки дергание WE - это неправильный подход Теперь придется искать дальше
Спасибо

[axalay]

этот врайт енабле тоже общим клоком сотворен должен быть. Если асинхронные потоки-то переходи с одной частоты на другой через фифо, либо двухпортовый брам, где один порт работает на одной частоте, а другой на другой. Какой удобнее метод-зависит от ситуации

[Methane]

этот врайт енабле тоже общим клоком сотворен должен быть. Если асинхронные потоки-то переходи с одной частоты на другой через фифо, либо двухпортовый брам, где один порт работает на одной частоте, а другой на другой. Какой удобнее метод-зависит от ситуации

Сразу так? Из пушки по воробьям?

http://www.edn.com/filtered/pdfs/contents/images/310388.pdf

[axalay]

А если разрядность данных 64 бита. Запаришься констрейны прописывать. Если же память используется, то двупортовую с разнымиклоками использовать или как однопортовую-не сильно накладно

[Methane]

А если разрядность данных 64 бита. Запаришься констрейны прописывать. Если же память используется, то двупортовую с разнымиклоками использовать или как однопортовую-не сильно накладно

А если 1 бит, и это сигнал с какого-то энкодера? Предлагаю с телепатией заканчивать.

[axalay]

ну тогда и не надо было утверждать что из пушки по воробьям

[Shtirlits]

Необходимо записать в двухпортовую память Stratix II данные.

Клоки чтения и записи разные?
Если разные, то искать в том месте, где обеспечивается исключение одновременного чтения и записи по одному адресу с нарушением временных требований памяти.
Лучше всего применить dual clock fifo сгенеренное quartus-ом. Либо через него передавать информацию о том, что и куда сейчас пишется, либо данные прямо через это fifo и передавать.
А еще при разных клоках нужно аккуратно реализовать переходы между доменами клоков.
Ну и не надо исключать любые логические ошибки.

[Ethereal]

А если разрядность данных 64 бита. Запаришься констрейны прописывать. Если же память используется, то двупортовую с разнымиклоками использовать или как однопортовую-не сильно накладно

8 бит.

этот врайт енабле тоже общим клоком сотворен должен быть. Если асинхронные потоки-то переходи с одной частоты на другой через фифо, либо двухпортовый брам, где один порт работает на одной частоте, а другой на другой. Какой удобнее метод-зависит от ситуации

Разумеется.

Клоки чтения и записи разные?

Один общий.