частота синхросигнала на шине i2c Опции

[DeathOfPower]

ваяю девайс в котором по i2c должны обмениваться пакетами 2 разных контроллера - ATMega32 и ATMega168. Тактовая частота у ATMega168 - 14.7456 МГц а у ATMega32 в 2 раза меньше (ему высокая производительность не нужна и для понижения энергопотребления решил уменьшить частоту, но нижний порог её ограничен тем, что тактовая частота должна быть как минимум в 16 раз больше частоты синхроимпульсов на шине i2c ну и частота доожна быть удобной для деления с целью получения точных значений скорости передачи на RS232 - связь с компьютером для выгрузки логов и диагностики). Решил выбрать частоту синхросигнала на линии SCL, реализуемую при помощи делителей на обоих контроллерах, полез в документацию и обнаружил что максимальной такой частотой является 368640 Гц - у и ATMega168 при этом делитель 40, а у и ATMega32 - 20.

но написав тестовый пример бесконечной передачи байта, для замера реальной частоты синхроимпульсов, обнаружил - тактовая частота при передаче от и ATMega168 к и ATMega32 меньше таковой при передаче от и ATMega32 к и ATMega168 примерно на 48 кГц!!! я уж заподозрил ошибку в формуле расчёта коэффициента деления в документации к ATMega168. Но потом обнаружил, что при приёме байта в и ATMega32 - от факта обнаружения взведённости флага TWINT до его сброса (необходимо проверить регистр статуса, если статус соответствующий, то сохранить принятый байт в памяти) проходит 14 тактов и всё это время линия SCL удерживается в низком уровне приёмной стороной. И происходит это после приёма каждого байта (в битах = 8 бит + 1 бит подтверждения). Попробовал рассчитать среднюю частоту с учётом этой задержки, но она получилась всего на 16 кГц меньше устанавливаемой делителем.
Куда деваются ещё 32 кГц? Есть у кого-нить мысли? Прерывания во время приёма и передачи запрещены.