|
Непонятная проблема с LVDS, V4 |
|
|
|
Apr 9 2009, 06:05
|

Полное ничтожество
    
Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354

|
кратко.
есть плис 4 виртекс есть ацп всё это дело соединено между собой.
битовая частота 300 мгц кадровая 50 изначально соединение произведено не правильно - сигналы заведены на центральную колонну плис, поэтому не получается штатно использовать деление с помощью BUFR, а топологию корректировать пока не возможно.
поэтому
входные буфера сделаны правильно с помощью iserdes и BITSLIP а вот клок 300 подан на DCM - которым поделён им до 50 мегагерц и использован для десериализации сигналов.
генератор 50 мгц стоит на ацп. ацп формирует 300 и кадровую 50 и 50 однопроводную на тактирование остальной плисины.
решение кривое, но логически рабочее.
так вот есть некоторая непонятная проблема, появившаяся после некоторого заполнения плис.
иногда данные не корректные, вернее они с импульсными помехами - однопериодными врезками, причём явно видно, что модули bitslip правильно сдвинули поток
переконфигурация bitslip не помогает, всевозможные сдвиги сигналов друг относительно друга не помогают
помогает только пересброс ресетом DCM модуля. и если всё включится правильно , то потом работае нормально сколь угодно долго. соответственно если не правильно сколь угодно долго работает не правильно.
что это может быть???
|
|
|
|
3 страниц
< 1 2 3
|
 |
Ответов
(30 - 42)
|
Apr 15 2009, 21:45
|
Частый гость
 
Группа: Свой
Сообщений: 154
Регистрация: 5-01-05
Из: г. Зеленоград
Пользователь №: 1 817

|
Цитата(rv3dll(lex) @ Apr 15 2009, 09:28)  4. про задержку не понял?? имеется ввиду сдвиг фазы DCM??? если да, то хватает - типовое значение сдвига 150 шагов сдвига (работает от 50 до 250) Если я не ошибаюсь, то для входной частоты 50 МГц максимальное значение сдвига будет 179. БОльшие задать будет можно, но сдвиг будет ограничен этим значением. Поправьте меня, если что не так.
|
|
|
|
|
Apr 17 2009, 04:57
|

Полное ничтожество
    
Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354

|
Уже давно просмотрел и проанализировал и кое - что прояснил. при отсутствии сигнала шумит около уровня 2048 при переходе через 2048 разом меняются все биты и выставляется один старщий фактически-же в этот момент число меняется на 3412 или 682 ну и плюс минус пару разрядов шума. оба этих отклонения имеют различие с 2048 в примерно 1364 единици разложим двоично 0101010 - то есть каждый второй не изменяется, а остаётся старым значением. исходя из того, что такие ошибки имеют характер 1 периода - можно предположить, что неменяющиеся биты из предыдущего отсчёта и по этому в следующем отсчёте 2 соседних отсчёта уже не имеют такой разници, так как оба находятся в области большей 2048. также и при обратном переходе в область ниже 2048. можно предполагать всё неправильный захват фрейма или неправильную фазировку, но как ни странно переконфигурирование iserdes и игра с фазами dcm ничего не даёт. те-же временные ворота по фазе и всё тоже самое, как и при нормальной работе, только с этими вот врезками. пробовал по сотне раз всё это менять в том числе и в автомате, который детектирует эти врезки. помогает пересброс DCM - опять-же на большинстве плат этого не требуется. на некоторых 1 раз из 100 включений начинает работать со второго раза на единицах почти каждое включение требует 3-7 перезапусков. если изменить параметр PARAMETER C_DESKEW_ADJUST = SOURCE_SYNCHRONOUS на систем - неправильное включение будет на всех платах 70 раз из 100 файл данных даю
Сообщение отредактировал rv3dll(lex) - Apr 17 2009, 05:00
Прикрепленные файлы
int.txt ( 17.98 килобайт )
Кол-во скачиваний: 41
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|