Помогите побороть мультиплексор, Не получается объединить выходы мультиплексора Опции

[Spir0]

Решил тут "заПЛИСовать" схему

Все отлично влезло в XC9532XL, только возникли проблемы с последним мультиплексором (IC8 - 555КП12) - на реальной схеме выходы объединены и все работает нормально, но в плис при попытке объединить выходы получаем ошибку что несколько соединений от одного источника и прошивка не компилится. Если же развести выходы на отдельные пины, а потом объединить уже вне плис, то получаю подсаженные уровни и ничего не работает.

Может кто знает что делать в этой ситуации ?

[Spir0]

Зря. К тому же, как видите, схематик один в один тоже плохо переводится с ТТЛ на ПЛИС.

Прорвемся, как раз анализ схематика натолкнул на некоторые подводные камни

[Rst7]

Честно говоря, тут на Verilog два десятка строк, из которых 10 - описание входных/выходных сигналов. Реального кода строк на 5.

[Spir0]

Нормально отреагируют. Заметно лучше, чем на 1FFD. Если обычное положение блокировки с портом 1FFD - "заблокировано", то с доп. битами в 7FFD - "разблокировано".

Попробую так, когда запущу схему.

Да бросьте. Там надо немного с другой точки CPU Clock взять. Я щас уже не помню, но на первом Ленинграде это все путем переброса пары сигналов решалось. Могу вспомнить, если уж очень надо. Потом захачите Л2 по образу и подобию.

Пробовал по схеме VMG, с заводом инвертированной частоты с одного из выводов счетчиков, но с РУ5 ни в какую не пошло, у меня тормозные они В(Г). Но может еще попробую с simm у них выборка пошустрей.

Тот.

Не ожидал встретить здесь легенду "сцены" В свое время весьма был впечатлен Вашими спектрумовскими работами, а TASM до сих пор многие считают лучшим асмом (хотя мне больше ALASM подошел )

[Rst7]

Пробовал по схеме VMG, с заводом инвертированной частоты с одного из выводов счетчиков, но с РУ5 ни в какую не пошло

Должно было пойти. Чего-то Вы не того завели.

[Spir0]

Вообщем запустил схему, поставил 8_1E мультиплексор с управлением H1,H2,RAS и все заработало Теперь можно будет попробовать переписать на VHDL, покумекать как до 1Мб расширить, ну и /WAIT убрать