реклама на сайте
подробности

 
 
> Прошу совета, Не могу запустить Stratix II
ANT
сообщение Oct 28 2009, 14:14
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 187
Регистрация: 22-06-04
Пользователь №: 127



Сделал плату со Stratix II EP2S15F484I4N и не могу достучаться до неё ни по JTAG, ни по AS конфигурированию. Программатор - USB Blaster, питание ядра и PLL - 1,2В, периферии - 3,3В. Проверял осциллографом сигналы на JTAG - в микросхему всё идёт, а с неё (вывод TDO) - полный ноль. Микросхема конфигурации EPCS16SI16N прошивается, но загрузки FPGA из неё не происходит. Похоже, все выводы FPGA находятся в режиме "вход". Микросхема - чуть тёплая. Какую диагностику можно провести в этом случае, и в каком направлении копать? Прилагаю схему конфигурации.
Прикрепленное изображение

Прикрепленное изображение
Go to the top of the page
 
+Quote Post
2 страниц V  < 1 2  
Start new topic
Ответов (15 - 18)
ANT
сообщение Oct 30 2009, 11:07
Сообщение #16


Частый гость
**

Группа: Свой
Сообщений: 187
Регистрация: 22-06-04
Пользователь №: 127



Цитата(Костян @ Oct 30 2009, 14:31) *
так кажется или...  1111493779.gif
со схемой понятно, как коммутируете разьем P1 и jtag кабель ? Имеется ввиду относительно пинов TDO , TDI

Просто вставляю кабель от бластера в P1. Какие при этом могут быть варианты?
Go to the top of the page
 
+Quote Post
Костян
сообщение Oct 30 2009, 12:01
Сообщение #17


Знающий
****

Группа: Свой
Сообщений: 740
Регистрация: 24-07-06
Из: Minsk
Пользователь №: 19 059



Проверьте
TDI(JTAG) > TDO (FPGA)
TDO(JTAG) > TDI (FPGA)
Go to the top of the page
 
+Quote Post
ANT
сообщение Oct 30 2009, 13:04
Сообщение #18


Частый гость
**

Группа: Свой
Сообщений: 187
Регистрация: 22-06-04
Пользователь №: 127



Цитата(Костян @ Oct 30 2009, 16:01) *
Проверьте
TDI(JTAG) > TDO (FPGA)
TDO(JTAG) > TDI (FPGA)

У меня не так, а 1<>1. Всегда так делал, шилось нормально. Сейчас не поленился сделать переходной кабель, в котором поменял TDI с TDO: не помогатет sad.gif.

Сегодня проверили пайку на рентгене: КЗ не нашли, вид пайки - нормальный. Обратили внимание, что металлический верх у микросхемы - заметно потёртый. Говорят, что у новых микросхем такого не может быть.
Go to the top of the page
 
+Quote Post
ANT
сообщение Nov 3 2009, 17:21
Сообщение #19


Частый гость
**

Группа: Свой
Сообщений: 187
Регистрация: 22-06-04
Пользователь №: 127



Цитата(bav @ Oct 29 2009, 10:47) *
что подается на выводы VCCPD[1..8]?


Уважаемый bav, вы оказались правы!!!
Купил новую микросхему, запаял - результат тот же самый. Стало ясно, что дело не в микросхеме, не в принципиалке, а в плате.
Прозвонил тестером переходные отверстия на нижнем слое и обнаружил, что нет питания на VCCPD1 и VCCPD8. Бросил питание
проводками, и заработал и JTAG и конфигурация smile.gif .
Прилагаю фрагмент плейна 3,3В в Гербере и Альтиуме, с котрым не справился изготовитель. Видно, слой так протравили,
что образовался островок:
Прикрепленное изображение
Прикрепленное изображение


Огромное спасибо всем, принявшим участие в решении моей проблемы a14.gif
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 23:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.0138 секунд с 7
ELECTRONIX ©2004-2016