Нужно цифровой клок около 30 МГц поделить на 2.5 (из 30 должно получится 12 МГц). Т.е. если сигнал на входе: ┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌ ┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘ То на выходе надо получить: ┌────┐.........┌────┐.........┌────┐.........┌ ┘.........└────┘.........└────┘.........└────┘
Желательно сделать на стандартной логике 1554, хотя в крайнем случае можно на ПЛИС. Помогите придумать схему попроще, чтоб микросхем не слишком много получалось.
|