Проблемы с симулятором в Quartus Опции

[novartis]

Доброе утро всем, вот возникла следующая проблема.
Работаю над проектом в Quartus 9.1 Service Pack 2 на VHDL.
Проект вспомогательный, для симуляции и отладки в квартусовском симуляторе основного проекта.
На какой-то стадии проект компилится и удачно симулируется в соответствии с заложенной логикой работы.
В проект постоянно что то добавляю, новые куски программы, оптимизирую
(как могу, с языком VHDL знаком меньше года). Иногда после изменений проект перестает симулироваться.
Компилируется нормально, а в симуляторе выходные сигналы нули.
В этой ситуации экспериментально установил помогает следующее:
если в выходные сигналы добавить какой-либо один сигнал
qwerty : out std_logic_vector (31 downto 0), то в симуляторе все замечательно.
Если продолжать менять что то в программе, то симуляция опять может сломаться.
Тогда мне помагает удаление этого сигнала qwerty.
В последний раз добавление сигнала qwerty шириной 32 бит мне не много.
Я его последовательно увеличивал (с шагом в 50).
Симуляция прошла успешно после того как сигнал qwerty стал шириной 158 бит.
Сам этот сигнал ну никуда не идет, ничто ему не присваивается.
Что это может быть? баг, глюк, или мой косяк в программе?
Буду благодарен за ответы.