Эмулятор DS1990, не понятки с режим SLAVE 1Wire Опции

[Иванов]

>а чем же это не хорошо?
>плавно растущее питание не хорошо только тем когда есть процедуры с еепром!!! и то когда нет бода
Вы не правы. Лично наблюдал изделия на AVR которые запитовались по длинным шлейфам. Так вот часть устройств просто не запускались, причем принудительный ресет пинцетом не выводил его из ступора. Запускался только после сокращение длинны шлейфа и заново подачи напряжения.
P.S. Правда это было давно, во времена AT90S.

[Kovrov]

а при чем сдесь плавно растущее питание?
и потом любой линейный стабилизатор - и есть плавно растущее питание...

Почему 3.5 сек - посчитайте.
Чем не хорошо - посмотрите со стороны мастера, для него это будет выглядеть как 0 на
шине, т.е. мертвое устройство.
Плавно растущее питание не хорошо всегда.

Еще раз оговорюсь: для единичного экземпляра, пашущего на одного
мастера, сойдет. Как универсальное решение - нет.

я не думаю что это все фатально отразиться на работе мастера- типа увидел 0 на шине в течении 3.5 секунд и перегорел :-)
и что значит универсальное решение?

Сообщение отредактировал Kovrov - Jan 30 2006, 04:49

[Kovrov]

Ну, господа набаловался вволю!!!
вечерком пошел к подъездной двери вытащил 24c16 из дверного магнита контроллера
без труда нашел код мастера ключа - адрес еепрома где храниться мастер приводить не буду
, кто шарит тот без проблем знает где он!!
зашил в эмулятор...
скорее всего в нашем городке одна контора обслуживает домофоны..
вообщем открыл все поъезды на нашей улице!!!
о как!!!

PS... все это конечно собачьи радости... через час энтузиазм пропал...
а поповоду вышеизложенного. сделаем вывод
кому нравиться ходить с кроной (или лучше с 3мя элементами 373)- пусть ходит ;-)
кому нравиться - "чтоб особо не париться" - так пусть не париться!!!
ВСЁ!

Сообщение отредактировал Kovrov - Jan 30 2006, 06:58

[phstranger]

Уважаемые!. Можно ли у кого поиметь исходник на ассемблере для реализации слэйва в 1-wire?

[aaarrr]

Да пожалуйста. Но без комментариев и гарантий.

CODE

;*******************************************************************************
;*
;* Version: 0.00
;* Build: Апрель 11, 2005 19:49:50
;*
;*******************************************************************************

.include "2313def.inc"

;******** Constants ************************************************************

.equ fck = 4000000

;******** Global Register Variables ********************************************

.def sreg = r15
.def a = r16
.def b = r17
.def txcnt = r18
.def txbcnt = r19
.def shift = r20

.def flags = r21
.equ MODE = 0x00
.equ RXD = 0x01

;******** SRAM Variables *******************************************************

.dseg

.org 0x60

.cseg

;******** Reset/Interrupt Vectors **********************************************

.org $000
rjmp reset ; Reset Handler
rjmp irq0 ; IRQ0 Handler
reti ; IRQ1 Handler
reti ; Timer1 Capture Handler
reti ; Timer1 Compare Handler
reti ; Timer1 Overflow Handler
rjmp tim0_ovf ; Timer0 Overflow Handler
reti ; UART RX Complete Handler
reti ; UDR Empty Handler
reti ; UART TX Complete Handler
reti ; Analog Comparator Handler

;******** Setup ****************************************************************

reset:

; Stack Pointer Initialization

ldi a, RAMEND
out SPL, a

; PIO Initialization

ldi a, 0b00000000
out DDRD, a
ldi a, 0b00000000
out PORTD, a
ldi a, 0b11000000
out DDRB, a
ldi a, 0b01000000
out PORTB, a

; Sleep Mode/WatchDog Initialization (PowerDown; WD Disabled)

ldi a, 0b00110010 ; INT0 Falling edge
out MCUCR, a
ldi a, 0b00011000
out WDTCR, a
ldi a, 0b00010000
out WDTCR, a

; Analog Comparator Initialization

ldi a, 0b10000000
out ACSR, a

; Timer0 Initialization

ldi a, 0b00000100 ; CK/256
out TCCR0, a

; Interrupt Initialization

ldi a, (1<<INT0)
out GIMSK, a

cli

;*******************************************************************************
; Main Program
;*******************************************************************************

clr flags
ldi shift, 0x80
sei

main0:
ldi shift, 0x80
andi flags, ~((1<<RXD)+(1<<MODE))
main:
sbrs flags, RXD
rjmp main
cpi shift, 0x33
brne main0
andi flags, ~(1<<RXD)

sbi PORTB, 0x07

ldi ZL, low(code * 0x02)
ldi ZH, high(code * 0x02)
lpm
mov shift, r0
ldi txbcnt, 0x08
ori flags, (1<<MODE)
rjmp main

;*******************************************************************************

irq0:
in sreg, SREG
sbrc flags, MODE
rjmp irq0_1

sbrc flags, RXD ; RX Mode
rjmp irq0_exit
ldi b, 0x14 ; 15us @ 4MHz
irq0_0:
dec b
brne irq0_0
clc
sbic PIND, 0x02
sec
ror shift
brcc irq0_exit
ori flags, (1<<RXD)
rjmp irq0_exit

irq0_1:
lsr shift ; TX Mode
brcs PC+0x02
sbi DDRD, 0x02
ldi b, 0x3c ;28 ; 30us @ 4MHz
irq0_2:
dec b
brne irq0_2
cbi DDRD, 0x02
ldi b, (1<<INT0)
out GIFR, b
dec txbcnt
brne irq0_exit
adiw ZL, 0x01
cpi ZL, low(code * 0x02) + 0x08
breq irq0_4
lpm
mov shift, r0
ldi txbcnt, 0x08

irq0_exit:
ldi b, (1<<TOIE0)
out TIFR, b
out TIMSK, b
ldi b, 0xf4 ; ~720us @ 4MHz
out TCNT0, b
out SREG, sreg
reti

irq0_4:
ldi shift, 0x80
andi flags, ~((1<<RXD)+(1<<MODE))
rjmp irq0_exit

tim0_ovf:
in sreg, SREG
ldi b, 0x00
out TIMSK, b
cbi DDRD, 0x02
tim0_ovf0:
sbis PIND, 0x02
rjmp tim0_ovf0
ldi b, 0x35 ; 40us @ 4MHz
tim0_ovf1:
dec b
brne tim0_ovf1
sbi DDRD, 0x02
ldi b, 0xc8 ; 150us @ 4MHz
tim0_ovf2:
dec b
brne tim0_ovf2
cbi DDRD, 0x02
ldi b, (1<<INT0)
out GIFR, b
ldi shift, 0x80
andi flags, ~((1<<RXD)+(1<<MODE))
out SREG, sreg
reti

;*******************************************************************************

code:
.db 0x01, 0x35
.db 0xb1, 0x87
.db 0x09, 0x00
.db 0x00, 0x68

;******** Revision *************************************************************

.org FLASHEND

rev:
.dw 0x0000

[phstranger]

Большое человеческое спасибо.

[Serjio]

Большое человеческое спасибо.

Есть еще вариант. (я не проверял...).

Прикрепленные файлы

 owslave.zip ( 18.17 килобайт ) Кол-во скачиваний: 102