|
Выбор связки АЦП - ПЛИС - ЦАП самое быстрое, Чтобы время обработки сигнала было минимальное (наносекунды) |
|
|
|
Oct 25 2010, 11:18
|

я только учусь...
     
Группа: Модераторы
Сообщений: 3 447
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839

|
Цитата(syoma @ Oct 25 2010, 14:05)  Добрый день всем. Возможно не в правильном форуме задаю вопрос, но интересует мнение Гуру, так как я занимаюсь в основном программированием FPGA, но совсем не в курсе последних веяний. Просто хотел поинтересоваться - на современном уровне развития цифровой техники можно ли решить данную задачу в цифре или нужно делать в аналоге. Или это вообще бред? Задача управления. Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения. Если деньги не принимать в расчет, то возможно ли получение времени задержки всей этой цепочки на уровне 10нс? Или не реально. Какое минимальное время можно получить? Задача стоит разработать интеллектуальный драйвер для очень мощных IGBT. Если реально - то на чем и в каком ките это может быть? Спасибо за ответы. скорость АЦП? Например это и вот это. Все в одном корпусе! Отладочные платы выбираем здесь.
--------------------
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
|
|
|
|
|
Oct 25 2010, 12:59
|
Профессионал
    
Группа: Свой
Сообщений: 1 817
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368

|
Цитата(Maverick @ Oct 25 2010, 13:18)  скорость АЦП? Чем меньше, тем лучше. Может 3нс или меньше быть? Единственное, это время от начала измерения до появления данных на выходе. Меня не устраивают т.н. конвейерные АЦП, в которых скорость сэмплирования достигает 600Msps, но результат появляется на выходе через несколько тактов, что в лучшем случае дает задержку в 15-20нс. Цитата Например это и вот это. Все в одном корпусе! Это ж игрушки с 600kSps. Такими разве что токи мерять.
|
|
|
|
|
Oct 25 2010, 13:12
|

Универсальный солдатик
     
Группа: Модераторы
Сообщений: 8 634
Регистрация: 1-11-05
Из: Минск
Пользователь №: 10 362

|
Цитата(syoma @ Oct 25 2010, 15:59)  Чем меньше, тем лучше. Может 3нс или меньше быть? Единственное, это время от начала измерения до появления данных на выходе. Меня не устраивают т.н. конвейерные АЦП, в которых скорость сэмплирования достигает 600Msps, но результат появляется на выходе через несколько тактов, что в лучшем случае дает задержку в 15-20нс. Тогда вам нужны АЦП, созданные по flash технологии (не путать с flash памятью), сильно жрущие, дорогие. Может быть, лучше сделать "интеллектуальный драйвер" аналоговый?
|
|
|
|
|
Oct 25 2010, 13:27
|

я только учусь...
     
Группа: Модераторы
Сообщений: 3 447
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839

|
Цитата(ViKo @ Oct 25 2010, 16:12)  Тогда вам нужны АЦП, созданные по flash технологии (не путать с flash памятью), сильно жрущие, дорогие. Может быть, лучше сделать "интеллектуальный драйвер" аналоговый? добавлю описание архитектуры АЦП, созданных по flash технологии PS Я не знал до сегодняшнего дня про такую архитектуру/технологию АЦП  Просветился!!!
--------------------
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
|
|
|
|
|
Oct 26 2010, 06:59
|
Профессионал
    
Группа: Свой
Сообщений: 1 817
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368

|
Цитата PS Я не знал до сегодняшнего дня про такую архитектуру/технологию АЦП Просветился!!! А я еще в институте такое выучил. Только называются они в отечественной электронике просто параллельные АЦП. Даже помню задачка была на практике - разработать логическую схему дешифратора на такой 3-х битный АЦП - то есть выход с 8-и компараторов переделать в двоичный код. В принципе я с самого начала понял, что с ними придется работать - просто думал - может кто имеет опыт и может подсказать конкретно какие линейки есть. А то никто не пишет сразу, что это FLASH АЦП, а приходится вчитываться в даташиты, чтобы обнаружить, что там какие-то задержки есть и т.д. А насчет задачи - требуется активно контролировать включение и отключение IGBT, то есть напряжение и ток в ключе в моменты переключения. Это можно делать со стороны затвора, контролируя ток в нем, по определенным законам (таблице) плюс надо иметь обратную связь по напряжению и по току в ключе. ОС по напряжению делается простым резистивным делителем, а по току надо интегрировать падение напряжение на паразитной индуктивности эмиттера. Время переключения мощных IGBT составляет где-то 1мкс в среднем от начала до конца. По литературе для нормального регулирувания требуется время реакции системы на более 10-20нс. Иначе по динамике система может быть не стабильной. Так что потоков у меня нет. С АЦП буду копать дальше, а что можете сказать по ПЛИС + ЦАП. Вроде ЦАПы с резисторными цепочками достаточно быстрые, или нет? Для ПЛИС мне большая емкость не нужна и встроенные процессоры тоже - главное, чтобы по быстрее была и ХЗ, какие-то, наверное быстрые интерфейсы для связи с АЦП нужни?
|
|
|
|
|
Oct 26 2010, 07:06
|

Местный
  
Группа: Участник
Сообщений: 374
Регистрация: 7-11-07
Из: Moscow
Пользователь №: 32 131

|
Цитата(SFx @ Oct 26 2010, 10:36)  1. куда вам такой поток ? 2. где его вы будете обрабатывать? 3. где его будете хранить во время обработки? По-видимому, хотят встроить свой девайс в разрыв какой-то цепи уже существующей системы и при этом не нарушить ее работу. Скорей всего, отсюда и возникли требования ко времени распространения с обработкой сигнала со входа на выход порядка 10нс. На FPGA я бы за такую работу не взялся.
|
|
|
|
|
Oct 26 2010, 08:11
|
Частый гость
 
Группа: Свой
Сообщений: 127
Регистрация: 16-02-07
Из: Долгопрудный
Пользователь №: 25 406

|
Цитата(syoma @ Oct 25 2010, 15:05)  Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения. Возможно глупый вопрос: а без "цифры" тут никак?
|
|
|
|
|
Oct 26 2010, 09:07
|
Профессионал
    
Группа: Свой
Сообщений: 1 817
Регистрация: 14-02-07
Из: наших, которые работают за бугром
Пользователь №: 25 368

|
Цитата Возможно глупый вопрос: а без "цифры" тут никак? Как. В аналоге тоже можно решить, но получается очень не гибко и пара очень интересных функция не реализуема. Цитата По-видимому, хотят встроить свой девайс в разрыв какой-то цепи уже существующей системы и при этом не нарушить ее работу. Да, система существует - это физический объект системы управления - IGBT. У него есть вход и выход, зависящий от входа и кучи других факторов, которые должна компенсировать система управления. В система управления должна реализовать что-то типа ПИ контроллера + уставки + таблица. Цитата Еще раз предлагаю вам посмотреть задержки буферов ввода/вывода плис. Если я правильно понял - это в районе 3-4нс х 2 раза для Spartan - 3AN. Но я не знаю - это вообще предел, или есть более быстрые ПЛИСы?
|
|
|
|
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|