Софт для проектирования ASIC, Посоветуйте Опции

[alexPec]

Уважаемые Гуру асикостроения, посоветуйте софт по теме. Интерес - чисто ознакомительный, но охота пощупать именно живой софт, на котором можно было бы сделать какой-нибудь небольшой но реальный проект, посмотреть времянки, оценить потребление, макс. частоту и т.д., подозреваю, что в таком софте все эти параметры максимально приближены к реалии, и на них можно опираться. Понятно что софтов много, поэтому если не сложно, хотелось бы от Вас услышать плюсы/минусы софта, доступность библиотек, и т.д. и главное на каких фабах можно реализовать поекты, созданные на том или ином софте.
И еще вопрос, если ответ деликатный - то пожалуйста в личку: где бы взять софт с лицензией, "поносить"

Заранее всем благодарен!

[SFx]

судя потому, как часто всплывают такие темы, хотел бы присоединится к топикстартеру и выпросить у ASIC-гуру немного времени на написание соответствующего раздела FAQ в wiki electronix'a.

[sleep]

Судя по тому, что "посмотреть времянки, оценить потребление, макс. частоту" - нужен пока только логический синтезатор?
синопсис - DC - design compiler
кейденс - RC - RTL Compiler
Вопрос о плюсах и минусах - вопрос религиозный[или вопрос маршрута, кому как нравится] : ) Все базовые вещи выполняют оба тула.
Разработка топологии:
- IC Compiler
- SOC Encounter (EDI сейчас поставка называется)
Аттестация: DRC/LVS/...
- Hercules? - синопсис тут не юзал
- Assura
- Calibre (от MG)

По библиотекам - надо смотреть, есть ли у Вас выход на фабрику, какие проектные нормы, есть ли свободные библиотеки.
Имеет значение состав Вашего проекта, размер, будет это MPW или отдельный запуск, где будете делать шаблоны, корпусирование и прочее.

Все перечисленные тулы, судя по всему, можно взять на местном ftp.

Насчет FAQ - мне кажется, что проще посоветовать несколько толковых книжек по тулам и по маршрутам. Иначе может получиться с некоторым перекосом в сторону маршрутов конкретных фирм/вендоров.
Но, разумеется, базовые вещи практикуются сейчас всеми.

Сообщение отредактировал sleep - Mar 12 2011, 08:20

[alexPec]

Спасибо sleep!

Судя по тому, что "посмотреть времянки, оценить потребление, макс. частоту" - нужен пока только логический синтезатор?
синопсис - DC - design compiler
кейденс - RC - RTL Compiler

А разве логический синтезатор может выдать результаты реального чипа ? Охота получить результаты именно для реальной конструкции чипа.

Насчет FAQ - мне кажется, что проще посоветовать несколько толковых книжек по тулам и по маршрутам. Иначе может получиться с некоторым перекосом в сторону маршрутов конкретных фирм/вендоров.
Но, разумеется, базовые вещи практикуются сейчас всеми.

А может посоветует кто литературу?

[psygash]

Про симулятор забыли. NC-Verilog (входит в пакет IUS) у кеденса или VCS у синопсиса.
Современные сапр умеют считать задержки после разводки топологии. Так что выгружаете файлы задержек для корнеров и с ними симулируете - если библиотека корректна, то и результаты будут соответствовать реальному поведению.

Из книг можно посоветовать ADVANCED ASIC CHIP SYNTHESIS/Himanshu Bhatnagar - по маршруту синопсиса. В сети легко найти.
Есть также на русском:
Цифровые интегральные схемы. Методология проектирования http://www.ozon.ru/context/detail/id/3427490/
Системы-на-кристалле. Проектирование и развитие http://www.ozon.ru/context/detail/id/2199762/

[nikolascha]

судя потому, как часто всплывают такие темы, хотел бы присоединится к топикстартеру и выпросить у ASIC-гуру немного времени на написание соответствующего раздела FAQ в wiki electronix'a.

Такая стнаница была начата, но не дописана до конца, кто желает может её дополнить...

[Kuzmi4]

...Из книг можно посоветовать ADVANCED ASIC CHIP SYNTHESIS/Himanshu Bhatnagar - по маршруту синопсиса...

.../upload/BOOKS/Advanced_ASIC_chip_synthesis_-_Bhatnagar.pdf

[alexPec]

Здорово! Столько всего! Спасибо!

.../upload/BOOKS/Advanced_ASIC_chip_synthesis_-_Bhatnagar.pdf

А не могли бы Вы выслать на alexpu81@gmail.com? Доступа на фтп нет, запрос отправил, ждемс...

UPD: Уже нашел.

Сообщение отредактировал alexPec - Mar 13 2011, 08:23

[sleep]

Доброго времени суток!

alexPec,
вот несколько книжек, которые рекомендовал бы просмотреть.

1.
Digital Integrated Circuit Design
From VLSI Architectures to CMOS Fabrication
Hubert Kaeslin
CAMBRIDGE UNIVERSITY PRESS

2.
Electronic Design Automation for Integrated Circuits Handbook
Edited by
Louis Scheffer, Luciano Lavagno, and Grant Martin
2006 by Taylor & Francis Group, LLC

3.
POWER DISTRIBUTION NETWORK DESIGN FOR VLSI
QING K. ZHU
2004 by John Wiley & Sons

4.
SYSTEM-ON-A-CHIP VERIFICATION
Methodology and Techniques
Prakash Rashinkar, Peter Paterson, Leena Singh
KLUWER ACADEMIC PUBLISHERS

Разумеется, у разных книжек разная специфика.
#1 - наиболее обзорная

[alexPec]

alexPec,
вот несколько книжек, которые рекомендовал бы просмотреть.

Спасибо! Все посмотрю.

[grujic]

If you're looking for a free (but usable) solution, take a look at:
http://www-asim.lip6.fr/recherche/alliance/

I have read on the net that Icarus Verilog simulator is quite good, so it might be useful to you.

Libraries are always a problem, since the foundries won't give them without a signed NDA...
However, model cards can be found on the MOSIS site, and some scalable CMOS libraries can be found.

Hope this helps...

[alexPec]

If you're looking for a free (but usable) solution, take a look at:
http://www-asim.lip6.fr/recherche/alliance/

I have read on the net that Icarus Verilog simulator is quite good, so it might be useful to you.

Libraries are always a problem, since the foundries won't give them without a signed NDA...
However, model cards can be found on the MOSIS site, and some scalable CMOS libraries can be found.

Hope this helps...

Thanks a lot! I'll try it too.

[grujic]

I've forgot to mention a good open source simulator:
http://qucs.sourceforge.net/

It looks like ADS

[Postoroniy_V]

....
А разве логический синтезатор может выдать результаты реального чипа ? Охота получить результаты именно для реальной конструкции чипа.
....

реально разведённого P&R тулом? нет конечно. но выдать примерные времянки, оценить потребление, макс. частоту может.

[sleep]

Про потребление - для серьезных чипов много зависит от конкретного теста, прикинуть порядки цифр в различных режимах работы схемы абсолютно реально.
Про частоту - если использовать не сильно тупые wire-load models, или топологические представления в синтезе (тут всё зависит от вендора тула), то понять максимально достижимую частоту и узкие места чипа по таймингу тоже можно.
Также современные синтезаторы могут оценить сложные места для трассировки (congestion) на реальной планировке кристалла, могут оптимизировать логику схемы, чтобы эту трассировку упростить.