Глюки при симуляции в Quartus Опции

[PoReX]

бинго , ну разве не счастье понять это самому

Счастье , сейчас еще про асинхронные частоты дочитаю......

А в Quartus'у есть специальный элемент синхронизатор или самому делать нужно?

Причина редактирования: удалил повторяющийся вопрос (c) des00

[Maverick]

А в Quartus'у есть специальный элемент синхронизатор или самому делать нужно?

нужно самому делать

[PoReX]

Спасибо всем за ответы!

[stu]

переписывал код с AHDL -> SV. переписал. не работает. начал проверять. нашел, что строка

Код

Ttt[] = (Val[8] & (Cmd[2..0] == 1)) xor Val[7..0];

на верилоге как

Код

assign Ttt = (Val[8] & (Cmd[2:0] == 1)) ^ Val[7:0];

не обрабатывается правильно.
переписал как

Код

assign Ttt = (Val[8] && (Cmd[2:0] == 1'b1)) ? ~Val[7:0] : Val[7:0];

все ок. не пойму, где у меня ошибка с xor?

[sazh]

Код

assign Ttt = (Val[8] & (Cmd[2:0] == 1)) ^ Val[7:0];

assign Ttt = {8{(Val[8] & (Cmd[2:0] == 1))}} ^ Val[7:0];

[stu]

assign Ttt = {8{(Val[8] & (Cmd[2:0] == 1))}} ^ Val[7:0];

ой. я к этим массивам после ahdl привыкнуть не могу =(.
понятно. а до этого я один бит получается сравнивал

[ViKo]

понятно. а до этого я один бит получается сравнивал

не сравнивал, а инвертировал (исключающее или)

[sazh]

не сравнивал

А почему, собственно

Код

genvar i;
generate for (i = 0; i < 8; i = i + 1)
    begin : bit_a
    assign Ttt[i] = ( (Val[8] && (Cmd[2:0] == 3'h1)) != Val[i]);
    end
endgenerate

[ViKo]

А почему, собственно

Мне кажется, stu отнес операцию реплицирования не к результату после логических операторов && и ==, а к чему-то внутри них. Вот и сделал замечание. Если это не так, извиняюсь.
А у вас-то все мастерски выходит!