генератор импульсов, помогите в выборе кристалла Опции

[alkinoy]

Всем привет.
Есть такая задача. Необходимо формировать два синхронизированных импульса (две линии). Первый длиной 8 - 16 нс, период повторения - 64 нс. Второй - длиной 6-10 нс, период повторения 32 нс. Второй сигнал должен быть синхронизирован с первым и иметь управляемый сдвиг фазы относительно первого с шагом 1-2 нс.
Остановился на идее использования LVDS интерфейса. Записываю нужную последовательность параллельно и в цикле выдаю эту последовательность через LVDS. Записал новую - получил сдвиг. На скорость 500МБит/с получу свой шаг в 2 нс в регулировании как ширины импульса, так и сдвига одного сигнала относительно другого.
Сначала смотрел в сторону отдельных передатчиков (сериализаторов). Есть несколько интересных решений, например 32-х разрядный (http://www.national.com/pf/DS/DS92LV3221.html). Великолепно подошел бы к моей задаче, если бы не старт-стоп биты, которые он вставляет в передачу. Так же большинство сериализаторов имеют в своей структуре DC балансир, который тоже вставляет лишние импульсы.
Таким вот образом плавно подошел к необходимости использования ПЛИС с LVDS интерфейсом (к тому же сдвиг надо будет циклически менять в процессе работы, схема хорошо решается логическими элементами). И вот тут завис. Имею опыт работы с контроллерами, не имею с плисами (кажется, часто встречающийся случай, да? ).
Посему суть вопроса: какую ПЛИС лучше всего использовать в данном случае? Интересуют минимальные размеры (мне не нужны сотни ног), минимальную стоимость и простоту разработки. Кто что может посоветовать? Я правильно понимаю, что могу использовать LVDS ПЛИСа для решения этой задачи?

Спасибо!

[andrewkrot]

А вы точно определились с интерфейсом? Может этот подойдет - http://www.pericom.com/pdf/datasheets/PI90SD1636C.pdf он без 8/10 бит преобразования. Есть у тексаса еще TLK2201, но там CML вместо LVDS. А в плисах много граблей есть - особенно если никогда с ними не связывались.

[Anatol']

Да, спасибо.
По указанному документу возник вопрос. Фигурирует I/O Clock - частота, с которой будут выводится последовательные данные. Она подается извне или ее можно синтезировать внутри? Если да - то как?
Я правильно понимаю, что внутри плис можно реализовать подобие ПЗУ для хранения данных?
Я правильно понимаю, что спартану нужно снаружи вешать ПЗУ, которое будет хранить сам проект?
Есть много непонятной информации о частотах. Как обозначается максимальная тактовая частота внутренней логики? Как определить максимально достижимую частоту на выходе, сконфигуренном как LDVS? Есть указания 800 МБ/с, но указано, что это Integrated Memory Controller blocks - то есть это максимальная частота обращения к внутренней памяти? А мне нужно получить импульсы на выводе плис.

КАк я себе вижу реализацию внутренностей. Есть несколько сдвиговых 32-х разрядных регистров. С частотой 125 мгц это все дело пачками по 4 бита подается на сериализатор и с 4х скоростью плюется на выход. В сдвиговые регистры последовательно загружаются заранее предопределенные наборы данных, таким образом получаю свои меняющиеся ширину импульсов и сдвиг фаз.
То есть в виде логических элементов я схему могу нарисовать. Осталось это реализовать внутри плис....

Спасибо.

Почти всё правильно рассуждаете.
Максимальной тактовой частоты логики не существует - она сильно зависит от структуры проекта и разводки.
Вообще, на типичных проектах 6-ые спартаны без особых проблем работают под 300 МГц, сдвиговые регистры и того больше. На 125 будет вообще комфортно.
Про LVDS и SerDes на Spartan 6 попадался какой-то не то гайд, не то аппнот, в котором подробно расписывалось как заводить это дело на 1000 с небольшим МГц (1080, кажется). К сожалению, сейчас не могу его найти, но он существует!
Все частоты легко синтезировать внутри (естественно, с внешним референсом). Читать про CMT/DCM/PLL.
Внутри плис есть Block RAM - ПЗУ их назвать сложно, скорее это SRAM, но данные в них хранить можно
Внешнее ПЗУ - да, много вариантов.
Integrated Memory Controller block - это встроенные контроллеры внешней DDR-памяти. Вам они ни к чему, и их нет в маленьких чипах.

Ещё, в случае LVDS-канала, можно спарить SerDes'ы и получить 8-битный сериализатор. Вообще лафа )

Осталось это реализовать внутри плис....

Все среды разработки под ПЛИС поддерживают схематический ввод - вам скорее всего так будет проще, чем изучать HDL.

[Kuzmi4]

Касательно

...Ещё, в случае LVDS-канала, можно спарить SerDes'ы и получить 8-битный сериализатор....

В любом случае

можно спарить SerDes'ы и получить 8-битный сериализатор