Цитата(Builder @ Oct 19 2011, 10:34)

Частично Victor ответил, но добавлю.
1. частота - это только часть. нужно ещё указать хотябы сетапы, холды. Как вариант - посмотреть в спецификации на PCI, там есть.
Или как советует Victor - в примерах от Альтеры или ксалинкса подсмотреть, что они пишут.
А то у Вас может быть что частота с запасом, а сигнал на шину плата не успевает выставить и плата читается с ошибкой, тоже
самое на запись - плата не успевает взять данные с шины.
Сам я уже давно это делал, не помню где брал данные, кажись или в стандарте или в примерах от PLD.
ТОлько не забывайте отнять от времени задержки на Ваши буфера, они не много но задержат сигнал.
2. я имел ввиду что мамки на разных чипсетах поначалу по разному реагировали на мою плату, одни работали -
другие вообще вешались. После проверки и исправления времянок у меня проблемы пропали.
Еще добавлю, что возможно придется констрейнтить размещение.
Например, входные регистры в IO блоки... Ну это если фиттер втупит с таймингами.
Но в UCF все это есть. Еще раз рекомендую посмотреть в constraint-файл.
"Everything should be made as simple as possible, but not simpler." - Albert Einstein