OTP или FLASH - вопросы защиты от считывания, и вообще про использование IP макроселов Опции

[yes]

я занимаюсь RTL и о back-end-е имею смутное представление, поэтому глупые вопросы

вопрос про OTP (для TSMC разработка флаш обычно сильно тормозит и ее пока нет)
топологии этих макроячеек у меня нет, есть некое описание (достаточно халявное) - нужно выбрать или отказаться от этого вообще

вот тут на системном/RTL уровне накручиваю всякие хитрости, чтобы защитить программу, а возможно, реверс-инженеры спилят крышку чипа и все без проблем достанут...
хотелось бы понять уровень сложности такого взлома.

вообще есть какие-то нормы на расположение входов/выходов (произвольной) ячейки? (ну то есть на каком уровне и как сложно их обнаружить/подключится)

технология m8 - я так понимаю, что для трассировки отводятся верхние слои, а "внутренности" ячейки трассируются на нижних слоях (например, артизан компилер генерит SRAM в 4-х нижних слоях), это так?

но предлагаемая ячейка OTP имеет все входы-выходы подключенные через IO PAD-ы, это значит что подкючать контроллер памяти надо через IO пады и вообще достаточно будет хорошей лупы чтобы считать?
ну и опять же - на фотографии чипа (на сайте, см ниже) - мактоячейки памяти хорошо видны - значит все 8 слоев занимает?

еще интересно, что это за
passive reverse-engineering techniques such as voltage contrast or hot spot detection
???

вот эти деятели (одна из альтернатив) утверждают, что обеспечивают Highly secured from unauthorized hacker за счет того, что их патентед транзистор с плавающим затвором неотличим от обычного КМОП
http://www.kilopass.com/e15/?CurrentItem=2&SubItem=1
но какой это имеет смысл?

вот еще вариант
http://www.ememory.com.tw/2-neobit.htm

проблема в том, что после всяких NDA присылают даташит, который шит, а не дата

---------------

может что-либо порекомендуете почитать полезное для понимания проблемы?