реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> порядок байт Ethernet, IP
Vitali_o
сообщение Jan 16 2018, 17:02
Сообщение #1





Группа: Участник
Сообщений: 6
Регистрация: 3-10-11
Пользователь №: 67 509



стоит задача отсылать/принимать IP пакеты используя FPGA Xilinx xaui 10G,
в спецификации описан хедер Ethernet фрэйма:
55 55 55 55 55 55 55 d5 DESTINATION_ADDRESS(48 бит) SOURCE_ADDRESS(48 бит) LENGTH(16 бит)

вопрос: порядок байт слева направа будет:
55 55 55 55 55 55 55 d5 DESTINATION_ADDRESS(47:0) SOURCE_ADDRESS(47:0) LENGTH(15:0)
или
55 55 55 55 55 55 55 d5 DESTINATION_ADDRESS(7:0) DESTINATION_ADDRESS(15:8) DESTINATION_ADDRESS(23:16) и т.д.?

и еще: в IP пакете хедер, порядок слева направа :
байт 0 | байт 1 | байт 2 байт 3
Version(4 бита) IHL(4 бита) DSCP(6 бит) ECN(2 бита) Total Length(16 бит)

т.к. в сети биты в байте B(7:0) передаются B(0) первый, B(7) последний, можно предположить
что хотя Version стоит впереди IHL, он будет передан после IHL
так?
спасибо.


Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Jan 25 2018, 14:15
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



2 Vitali_o
Ethernet фреймы бывают разные, как и лево и право..
Вы настройте гигабитник правильно и примите тот же PING - сразу станет понятно что за чем идёт
XGMII img example
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th April 2024 - 23:47
Рейтинг@Mail.ru


Страница сгенерированна за 0.0135 секунд с 7
ELECTRONIX ©2004-2016