Не проходит Batch simulation в разделе Data read. Пишет Bad signal. Data write проходит и сигнал там заметно лучше.
Вот так выглядит сигнал FPGA->DDR (Data write). DDR Batch simulation он проходит.
А что за модели драйверов выбраны? И клок 300МГц на линии данных - почему?
Модели прицеплены в архиве.
Сигналы, приведенные выше, соответствуют ноге F2 для памяти и Y14 для циклона.
В sweeps я посмотрел все сочетания входов и выходов. Там нет существенных различий.
300 Мгц хочет заказчик.
ibis.zip ( 1.35 мегабайт )
: 14
Эквивалентная схема этой линии
У меня несколько иначе получается.
Запись в память:
У вас форма сигнала получилась значительно лучше моих! Может я что-то неправильно делаю.
Может вы какие-то глобальные параметры меняли? Раскажете свой порядок действий?
Модель была взята отсюда http://electronix.ru/redirect.php?https://www.altera.com/support/support-resources/download/board-layout-test/ibis/ibs-ibis_index.html
Но в таком виде Hyperlynx ее не принимал.
Ее товарищ прогнал через Quartus кажется.
Обычный порядок, поставил два драйвера, назначил их, добавил линию передачи и просимулировал. Дело не в порядке. В Вашей модели и в моей наверняка отличается линия передачи, отсюда и разница возникает.
Но правильнее было бы взять не эту модель для FPGA, а модель с терминацией. Посмотрите "IBIS Models User Guide" - там в начале идет расшифровка обозначений моделей. Для корректной работы такой линии в режиме чтения памяти в FPGA нужна терминация, т.е. в названии модели должно быть что-то из этого:
g20c - 20ohm parallel on-chip Termination with Calibration
g30c - 30ohm parallel on-chip Termination with Calibration
g40c - 40ohm parallel on-chip Termination with Calibration
g50c - 50ohm parallel on-chip Termination with Calibration
g60c - 60ohm parallel on-chip Termination with Calibration
g120c - 120ohm parallel on-chip Termination with Calibration
Использованная модель sstl135_ctpio_r34c_ms5 этой терминации не имеет(по крайней мере исходя из ее названия), отсюда и плохой результат в направлении DDR->FPGA.
Я пробовал с моделью sstl135_rtio_g40c_r34_lv для ARRIA10 (вряд ли они используют для чипов одного поколения разные драйвера, должно быть то же, что и в CYCLONE V или очень близко к нему) и получил вот такой сигнал:
Я думал вы мои IBIS модели использовали...
На первых скринах именно они. На последнем - ARRIA. Там же видно, над сигналом схема и названия моделей на ней.
Я просто к тому, что мне кажется модель драйвера пинов FPGA выбрана не совсем правильно. Либо Квартус странно скомпилил целевой IBIS файл.
Если взять модель с согласованием из исходного файла альтеры, то
Русская версия Invision Power Board (http://www.invisionboard.com)
© Invision Power Services (http://www.invisionpower.com)