|
Документация на System Verilog, Сбор документации на SVerilog. И обсуждение тонких моментов синтаксиса |
|
|
|
Aug 7 2006, 14:13
|
Участник
Группа: Свой
Сообщений: 59
Регистрация: 12-07-04
Из: Санкт-Петербург
Пользователь №: 313
|
Ищу документацию на System Verilog. Нашёл всяческие презантации и "перечни" отличий от Verilog'a (назовём ANSI Verilog ) А нормальной доки так и не нашёл.
|
|
|
|
|
Aug 7 2006, 16:24
|
Группа: Участник
Сообщений: 12
Регистрация: 18-07-06
Пользователь №: 18 902
|
Цитата(dimasen @ Aug 7 2006, 18:13) Ищу документацию на System Verilog. Нашёл всяческие презантации и "перечни" отличий от Verilog'a (назовём ANSI Verilog ) А нормальной доки так и не нашёл. http://www.eda.org/sv/SystemVerilog_3.1a.pdf не подойдет? Но лучше взять документацию на конкретный тул и посмотреть, что реально поддерживается.
|
|
|
|
|
Aug 7 2006, 17:02
|
Участник
Группа: Свой
Сообщений: 59
Регистрация: 12-07-04
Из: Санкт-Петербург
Пользователь №: 313
|
Цитата(PavelSh @ Aug 7 2006, 20:24) http://www.eda.org/sv/SystemVerilog_3.1a.pdf не подойдет? Но лучше взять документацию на конкретный тул и посмотреть, что реально поддерживается. Есть у меня этот док, так себе... Взял я доку на КВАРТУС. Половина функций не поддерживается Если не больше. От того кстати говоря ищу параллельно какие-нибудь внешние компиляторы; Леонардо, МоделСим... тоже пока безуспешно.
|
|
|
|
|
Aug 7 2006, 19:04
|
Гуру
Группа: Свой
Сообщений: 4 256
Регистрация: 17-02-06
Пользователь №: 14 454
|
Цитата(dimasen @ Aug 7 2006, 21:02) Цитата(PavelSh @ Aug 7 2006, 20:24) http://www.eda.org/sv/SystemVerilog_3.1a.pdf не подойдет? Но лучше взять документацию на конкретный тул и посмотреть, что реально поддерживается. Есть у меня этот док, так себе... Взял я доку на КВАРТУС. Половина функций не поддерживается Если не больше. От того кстати говоря ищу параллельно какие-нибудь внешние компиляторы; Леонардо, МоделСим... тоже пока безуспешно. Может коль пошла такая пьянка, найти другой язык? Языки - это все инструменты, почему такая привязанность?
|
|
|
|
|
Aug 7 2006, 20:39
|
Electrical Engineer
Группа: СуперМодераторы
Сообщений: 2 163
Регистрация: 4-10-04
Пользователь №: 778
|
Цитата(dimasen @ Aug 7 2006, 21:02) Взял я доку на КВАРТУС. Половина функций не поддерживается Если не больше. От того кстати говоря ищу параллельно какие-нибудь внешние компиляторы; Леонардо, МоделСим... в подспорье: Вопросы системного уровня проектирования могу еще куда-нить выложить: SystemVerilog For Design: A guide to using SystemVerilog for HW design and Modeling. Stuard Sutherland, Simon Davidmann // Kluwer Academic Publishersto all: а кто-нить вообще здесь на форуме есть, кто использует SV? Насколько моделсим его поддерживает (версий от 6.1 и выше)
--------------------
|
|
|
|
|
Aug 8 2006, 06:55
|
МедвеД Инженер I
Группа: Свой
Сообщений: 816
Регистрация: 21-10-04
Пользователь №: 951
|
Цитата(Doka @ Aug 8 2006, 00:39) Цитата(dimasen @ Aug 7 2006, 21:02) Взял я доку на КВАРТУС. Половина функций не поддерживается Если не больше. От того кстати говоря ищу параллельно какие-нибудь внешние компиляторы; Леонардо, МоделСим... в подспорье: Вопросы системного уровня проектирования могу еще куда-нить выложить: SystemVerilog For Design: A guide to using SystemVerilog for HW design and Modeling. Stuard Sutherland, Simon Davidmann // Kluwer Academic Publishersto all: а кто-нить вообще здесь на форуме есть, кто использует SV? Насколько моделсим его поддерживает (версий от 6.1 и выше) 1)моделсим вроде его не поддерживает(возможно ошибаюсь ), а вот questSIM может, и может ещё и на systemC симулировать 2)активХДЛ поддерживает и systemverilog и systemC. 3)к sv присматриваюсь только, "вещь хорошая" . Жаль в квартусе только initial support of sv
Сообщение отредактировал Postoroniy_V - Aug 8 2006, 07:01
--------------------
Cogito ergo sum
|
|
|
|
|
Aug 8 2006, 07:41
|
Участник
Группа: Свой
Сообщений: 59
Регистрация: 12-07-04
Из: Санкт-Петербург
Пользователь №: 313
|
Цитата(Doka @ Aug 8 2006, 00:39) to all: а кто-нить вообще здесь на форуме есть, кто использует SV? Насколько моделсим его поддерживает (версий от 6.1 и выше) Я уже месяц пишу на убогом Квартус-СВерилоге. Даже в этом убогом квартусе, Сверилог очень привлекателен. Например очень удобно: когда мы пишем: always @(a or y = a + b; теперь не обязательно указывать весь Sensitivity List, для этого есть ключевое слово: always_comb y = a + b; регистров не появится. так сказать - страховочное слово. для регистров: always_ff Цитата(dimasen @ Aug 8 2006, 11:34) always @(a or вот, блин, смайлики always @(a or b )
|
|
|
|
|
Aug 8 2006, 08:14
|
МедвеД Инженер I
Группа: Свой
Сообщений: 816
Регистрация: 21-10-04
Пользователь №: 951
|
Цитата(dimasen @ Aug 8 2006, 11:41) Цитата(Doka @ Aug 8 2006, 00:39) to all: а кто-нить вообще здесь на форуме есть, кто использует SV? Насколько моделсим его поддерживает (версий от 6.1 и выше)
Я уже месяц пишу на убогом Квартус-СВерилоге. Даже в этом убогом квартусе, Сверилог очень привлекателен. Например очень удобно: когда мы пишем: always @(a or y = a + b; теперь не обязательно указывать весь Sensitivity List, для этого есть ключевое слово: always_comb y = a + b; регистров не появится. так сказать - страховочное слово. для регистров: always_ff Цитата(dimasen @ Aug 8 2006, 11:34) always @(a or вот, блин, смайлики always @(a or b ) Однако Вы даёте уже в верилоге -2001 появилось (*) вместо всего сенсивити листа! тоесть always@(*) begin a<= b+c; d<=a+e; ..... end
--------------------
Cogito ergo sum
|
|
|
|
|
Aug 8 2006, 08:38
|
Участник
Группа: Свой
Сообщений: 59
Регистрация: 12-07-04
Из: Санкт-Петербург
Пользователь №: 313
|
Цитата(Postoroniy_V @ Aug 8 2006, 12:14) Однако Вы даёте уже в верилоге -2001 появилось (*) вместо всего сенсивити листа! тоесть always@(*) begin a<= b+c; d<=a+e; ..... end Гыыыы ) действительно, работает. мне казалось, что я пробовал, не получилось и неудивился, потому что в квартусе работал Лана. Покажу что у меня из ДОКов есть.
1a_DesignOverview.pdf ( 237.39 килобайт )
Кол-во скачиваний: 1947
2003_SNUG_paper_SystemVerilog.pdf ( 203.49 килобайт )
Кол-во скачиваний: 1439
2003_SystemVerilog_white_paper.pdf ( 85.94 килобайт )
Кол-во скачиваний: 1493
CummingsSNUG2004Boston_2StateSims.pdf ( 137.86 килобайт )
Кол-во скачиваний: 1394
verilog.9up.pdf ( 101.67 килобайт )
Кол-во скачиваний: 1467
CummingsSNUG2004Boston_2StateSims.pdf ( 137.86 килобайт )
Кол-во скачиваний: 1339
|
|
|
|
|
Aug 8 2006, 10:01
|
Electrical Engineer
Группа: СуперМодераторы
Сообщений: 2 163
Регистрация: 4-10-04
Пользователь №: 778
|
Цитата(Postoroniy_V @ Aug 8 2006, 10:55) 1)моделсим вроде его не поддерживает(возможно ошибаюсь :blush: ), а вот questSIM может, и может ещё и на systemC симулировать 2)активХДЛ поддерживает и systemverilog и systemC. 3)к sv присматриваюсь только, "вещь хорошая" :) . Жаль в квартусе только initial support of sv ну судя по изучению содержания мануала по моделсиму - SV он поддерживает, только вот systemC чаще попадается в содержании - насчет полноты не могу сказать. некомпетентен в этих языках :( . вот у меня тоже перепутье, так сказать: к чему присматриваться?! в плане моделирования.. с одной стороны после верилога SV - ближе. с другой: вроде как systemC и поддерживается шире, да и в литературе больше упоминаний: в "основы проектирования интегральных схем и систем" (Казёнов) сказано, что только systemC имеет возможность TLM, а у Немудров, Мартин в "системы-на-кристалле. Проектирование и развитие" так и вовсе сказано, что нет иного будущего, кроме как systemC. :( Цитата(dimasen @ Aug 8 2006, 12:38) Покажу что у меня из ДОКов есть. вы бы выкладывали в более юзабельном виде. Этож всеже форум, а не фтп-свалка. пример
--------------------
|
|
|
|
|
Aug 8 2006, 11:25
|
Участник
Группа: Свой
Сообщений: 59
Регистрация: 12-07-04
Из: Санкт-Петербург
Пользователь №: 313
|
Цитата(Doka @ Aug 8 2006, 14:01) вот у меня тоже перепутье, так сказать: к чему присматриваться?! в плане моделирования.. с одной стороны после верилога SV - ближе. с другой: вроде как systemC и поддерживается шире, да и в литературе больше упоминаний: в "основы проектирования интегральных схем и систем" (Казёнов) сказано, что только systemC имеет возможность TLM, а у Немудров, Мартин в "системы-на-кристалле. Проектирование и развитие" так и вовсе сказано, что нет иного будущего, кроме как systemC. Честно говоря, пока не представляю применение systemC для PLD.
|
|
|
|
|
Aug 8 2006, 16:22
|
Местный
Группа: Свой
Сообщений: 451
Регистрация: 6-09-05
Из: Москва
Пользователь №: 8 284
|
Цитата(Golikov A. @ Aug 7 2006, 23:04) Может коль пошла такая пьянка, найти другой язык? Языки - это все инструменты, почему такая привязанность? Из презентаций по System Verilog узнал что там есть такая штука ка интерфейс, т.е. можно объявить некую шину как структуру, в которой будут и входные и выходные параметры. При этом облегчиться соединение компонетов, наверное. Так ли это, есть там интерфейс ?
|
|
|
|
|
Aug 8 2006, 20:51
|
Участник
Группа: Свой
Сообщений: 59
Регистрация: 12-07-04
Из: Санкт-Петербург
Пользователь №: 313
|
Цитата(dsmv @ Aug 8 2006, 20:22) Из презентаций по System Verilog узнал что там есть такая штука ка интерфейс, т.е. можно объявить некую шину как структуру, в которой будут и входные и выходные параметры. При этом облегчиться соединение компонетов, наверное.
Так ли это, есть там интерфейс ? Ага. Всё прально понял!
|
|
|
|
3 чел. читают эту тему (гостей: 3, скрытых пользователей: 0)
Пользователей: 0
|
|
|