Версия для печати темы

Автор: prom Feb 1 2005, 14:52

Интересуют книги/статьи и т.п. по обеспечению защиты прошивки ПЛИС. Буду очень признателен также за дополнительные комментарии. Насколько слышал краем уха для защиты используется дополнительный CPLD. Я в этих вопросах новичок, так что просьба ногами не пинать

Заранее спасибо

Автор: Maksim Feb 1 2005, 23:26

Обычно в FPGA и CPLD зашивают полином (очень длинный), а внутри FPGA потоки от этих полинов сравниваются. Но этот метод "колется" очень хорошо при малом основании полинома.
Сейчас есть более интересные решения Actel выпустила ПЛИС с внутренней FLASH. Это позволяет например при каждом включении ПЛИС (если её поставить вместо CPLD) писать напрмиер счётчик во флэш, а FPGA будет сообшаться только скажем номер, из которого по известному закону она внутри будет вырабатывать константу которую будет загонять в полином.
т.е. если при каждом включении питания смотреть обмен между ними, то он будет всегда разный.
Но в принципе лучше поставить маленький микркоонтроллер который тоже умеет шить свою память, и который и будет фиксировать каждый раз включение выключения схемы.

Автор: prom Feb 2 2005, 07:16

Странно, что все настолько не продумано. Ведь при разработке некоторых устройств затрачиваются безумные деньги. При этом, насколько я понял, любой маломальски опытный ПЛИСовец с легкостью может сдуть и декомпилировать прошивку?!

Неужели ни одна из компаний не заморачивалась по сабжу? Первое, что приходит в голову - внутри ПЛИС прописывается серийный номер, к которому привязывается все остальное. Ну вариантов может быть много...

Вопрос к корифеям, работающим в компаниях - как вы защищаете IP в ваших разработках? Неужели никак?

Автор: makc Feb 2 2005, 07:24

Неужели ни одна из компаний не заморачивалась по сабжу? Первое, что приходит в голову - внутри ПЛИС прописывается серийный номер, к которому привязывается все остальное. Ну вариантов может быть много...

Автор: Serega Doc Feb 2 2005, 07:42

А для ксайлинкса и альтеры можно придумать следующее решение: конфигурация прогружается в ПЛИС, причем чтение конфигурации аппаратно запрещено (соответсвующими управляющими данными в прошивке), а при выключении питания конфигурация ПЛИС поддерживается с помощью небольшой батарейки, которая осуществляет питание в отсутствии основного питания устройства. ПЛИС в режиме ожидания потребляет совсем немного, так что батарейки должно хватить на несколько лет, а ведь можно поставить аккумулятор, который будет заряжаться во время работы устройства.

Автор: vetal Feb 2 2005, 07:45

Все что я могу сказать прзащиту срам фпга, это то, что она отсутствует как таковая. И единственный способ защиты у них (как указывалось выше)- это батарейка. А хоть раз в жизни произойдет такая ситуация, когда эта конфигурация сбросится. И что делать в этом случае?
Конфигурацию этих типов плис сможет снять любой, путем чтения потока.
Так что нужно переходить на не срам, или плисины с интегрированным шифрованием потока.

Автор: Hilter Feb 2 2005, 07:46

У Xilinx в новых сериях (начиная с Virtex II Pro помоему) защита основавается на шифровании прошивки (Triple DES) , ключ для расшифровки хранится в самой ПЛИС. при прошивке сама плис декодирует поток. Ключ считать нельзя. Таким образом даже если снять образ флеши или промки с прошивкой - в другую ПЛИС без ключа ее не зашьеш и не декомпилируеш . Минус технологии в необходимости внешней батарейки для потдержания памяти ключа.

Автор: Uuftc Feb 2 2005, 08:21

У Xilinx в новых сериях (начиная с Virtex II Pro помоему)

Автор: Andy-P Feb 2 2005, 08:36

FPGA + (CPLD с битом защиты и полиномом), вполне достаточно, чтобы отбить охоту у желающих скопировать.

Окончательно вопрос решается:

1. StratixII – во внешней памяти хранится криптованная прошивка. При загрузке в FPGA она декриптуется ключом (128 бит, если не ошибаюсь), который в свою очередь непосредственно прошивается во внутреннюю флэш FPGA. Ключ, разумеется, считать нельзя. Конечно, StratixII - для серьезных проектов

2. Попроще – MAXII (от 240 до 2210 LCELL, внутренняя флэш с битом секретности)

Как-то я задавал такой вопрос на семинаре. Суть ответа примерно такова: не актуально!

Автор: Igor_S Feb 2 2005, 08:38

Скажите а что за технология у ALTERA - LogicLock?

Спасибо 

Автор: Serega Doc Feb 2 2005, 09:02

Попроще – MAXII (от 240 до 2210 LCELL, внутренняя флэш с битом секретности)

Автор: Vitus Feb 2 2005, 09:12

Ко всему вышесказанному стоит добавить одну немалоавжную вещь (которую между прочим рекомендует Зайлинкс) - делать на печатной плате или непомредственно на ИМС содержащей битстрим надпись типа "все права на копирование битстрима принадлежат...". Не такой уж и глупый совет между прочим поскольку реинжениринг по битстриму вещь весьма затруднительная если вообще возможная а использовать чужой битстрим в чистом виде в коммерческих целях даже у нас не станут (тем более если он заCOPYRIGHTен)

Автор: yes Feb 9 2005, 15:09

кстати с полиномом совет весьма вредный -
есть так называемая рекурентная процедура Берликемпа-Месси (вроде так), да и вообще можно самому догадаться (пусть менее элегантным способом), которая восстанавливает полином длинны N по потоку 2N. с линейными вычислительными затратами (то есть удлиннение полинома не приводит к усложнению декодирования)

по-хорошему - надо ставить какие-то готовые элементы (которые криптографически проверены)
минималистический - что-то типа Keloq
посерьезнее DES с каким-то генератором (хотя может это тоже плохо - нужно дать криптографам на анализ, если секретность - серьезная проблема)

Автор: Maksim Feb 10 2005, 15:06

кстати с полиномом совет весьма вредный -
есть так называемая рекурентная процедура Берликемпа-Месси (вроде так), да и вообще можно самому догадаться (пусть менее элегантным способом), которая восстанавливает полином длинны N по потоку 2N. с линейными вычислительными затратами (то есть удлиннение полинома не приводит к усложнению декодирования)

по-хорошему - надо ставить какие-то готовые элементы (которые криптографически проверены)
минималистический - что-то типа Keloq
посерьезнее DES с каким-то генератором (хотя может это тоже плохо - нужно дать криптографам на анализ, если секретность - серьезная проблема)

Автор: Wyvern Feb 21 2005, 09:47

Есть один способ, правда он не относится к проблеме защиты данных, а скорее, к борьбе с неплательщиками и пиратами
Известно, что у ПЛИС фирмы Xilinx имеют так называемую шину с тремя состояниями(глобальную).
Далее:

Автор: acex2 Feb 21 2005, 11:07

Цитата(yes @ Feb 9 2005, 18:09)

кстати с полиномом совет весьма вредный -
есть так называемая рекурентная процедура Берликемпа-Месси (вроде так), да и вообще можно самому догадаться (пусть менее элегантным способом), которая восстанавливает полином длинны N по потоку 2N. с линейными вычислительными затратами (то есть удлиннение полинома не приводит к усложнению декодирования)

по-хорошему - надо ставить какие-то готовые элементы (которые криптографически проверены)
минималистический - что-то типа Keloq
посерьезнее DES с каким-то генератором (хотя может это тоже плохо - нужно дать криптографам на анализ, если секретность - серьезная проблема)

А кто вам даст эти 2N? - если N~300 и сранение идёт по нескольким битам(которыми обмениваются микроконтроллер и FPGA), то как вы собираетесь востановить основание полинома? главное чтобы микрокнтроллер имел на каждое влючение питание новое значение на входе полинома, например,счётчик.

Автор: Harbour Feb 21 2005, 15:13

Я использую полином как ключ к простому алгоритму (обычно rc4), которым шифруется тестовый запрос. Для проверки подлинности делаем посылку типа запрос-ответ. Правда придется раскошелится, например для rc4, на 258 байт.

Автор: acex2 Feb 21 2005, 16:42

Я использую полином как ключ к простому алгоритму (обычно rc4), которым шифруется тестовый запрос. Для проверки подлинности делаем посылку типа запрос-ответ. Правда придется раскошелится, например для rc4, на 258 байт.

Автор: Maksim Feb 21 2005, 20:57

Цитата(Maksim @ Feb 10 2005, 12:06)

Цитата(yes @ Feb 9 2005, 18:09)

кстати с полиномом совет весьма вредный -
есть так называемая рекурентная процедура Берликемпа-Месси (вроде так), да и вообще можно самому догадаться (пусть менее элегантным способом), которая восстанавливает полином длинны N по потоку 2N. с линейными вычислительными затратами (то есть удлиннение полинома не приводит к усложнению декодирования)

по-хорошему - надо ставить какие-то готовые элементы (которые криптографически проверены)
минималистический - что-то типа Keloq
посерьезнее DES с каким-то генератором (хотя может это тоже плохо - нужно дать криптографам на анализ, если секретность - серьезная проблема)

А кто вам даст эти 2N? - если N~300 и сранение идёт по нескольким битам(которыми обмениваются микроконтроллер и FPGA), то как вы собираетесь востановить основание полинома? главное чтобы микрокнтроллер имел на каждое влючение питание новое значение на входе полинома, например,счётчик.

Алгоритм Берлекэмпа-Месси использует 2*N, а не 2^N бит, поэтому для восстановления полинома с длиной 300 бит необходимо всего лишь 600 бит последовательности. Что касается идеи с обновлением значения полинома с каждым новым включением, то не стоит забывать, что последовательность генерируется обоими устройствами: FPGA и МК в данном случае. А вот как вы собираетесь обновлять начальное значение полинома в FPGA с каждым включением, не совсем понятно. Разве что прошивку патчить каждый раз или добавлять фазу загрузки начального значения в FPGA после включения. Но это неэффективно, да и не нужно. Потому что для криптографически-стойкого алгоритма генерации ПСП единственный способ ее повторить, это записать ее в память и потом повторять каждый раз при включении устройства, что физически невозможно - каждую секунду на частоте 1 Мгц будет генерироваться 1 млн. новых бит.

Что касается полиномов, то тут необходимо использовать нелинейные генераторы, например каскад Голлмана или схему Stop-and-Go. Вариант из алгоритма A5 с увеличенными длинами полиномов тоже подойдет. Все они легко реализуются в железе и взломать их практически невозможно при большой разрядности используемых полиномов - проще будет CPLD "расковырять" под микроскопом.

Автор: eugene Feb 21 2005, 21:13

Конечно прошу прощения, но я так и не понял, почему же в FPGA в качестве мества для хранения конфигурации производители избрали SRAM а не FLASH Хотя кажется так просто.... Да и с шифрованием напрягаться не надо было бы... Просто и для меня это вопрос достаточно актуальный. Заказчики требуют переходить c CPLD на FPGA именно из соображений "упрятать" внутрь процессор. А тут такие напряги с "открытостью" прошивки

Автор: Maksim Feb 21 2005, 21:25

Конечно прошу прощения, но я так и не понял, почему же в FPGA в качестве мества для хранения конфигурации производители избрали SRAM а не FLASH Хотя кажется так просто.... Да и с шифрованием напрягаться не надо было бы... Просто и для меня это вопрос достаточно актуальный. Заказчики требуют переходить c CPLD на FPGA именно из соображений "упрятать" внутрь процессор. А тут такие напряги с "открытостью" прошивки

Автор: acex2 Feb 21 2005, 22:28

Автор: Maksim Feb 21 2005, 23:27

[quote=acex2,Feb 22 2005, 01:28]
А чем не устраивают два синхронных нелинейных генератора на LFSR: один в CPLD, другой в FPGA? CPLD шлет выходную последовательность в FPGA по одной линии , в FPGA стоит простой XOR (с триггером на выходе во избежании глитчей) от двух последовательностей. Как только последовательности не совпали - происходит Reset (общий, или какого-нибудь локального автомата для скрытности). В итоге имеем простейшую схему внутри FPGA на нескольких SRL16 + пару LUT для проверки и организации нелинейности + только один дополнительный внешний пин.
[/quote]
А за счёт чего нелинейность Чего-то я не понял

Что касается посылок с шифрованием, то тут придется потрудиться над созданием генератора случайных чисел именно в FPGA, который после каждого ресета смог бы генерировать новое случайное число. Иначе можно будет один раз записать посылку от внешнего микроконтроллера со всеми "синхропосылками и гаммами" и затем просто ее тупо повторять при каждом перезапуске. И пусть там хоть 256-битный AES внутри FPGA - не поможет.

Автор: acex2 Feb 22 2005, 00:35

А за счёт чего нелинейность Чего-то я не понял

Автор: Harbour Feb 22 2005, 06:55

Цитата(Harbour @ Feb 21 2005, 12:13)

Я использую полином как ключ к простому алгоритму (обычно rc4), которым шифруется тестовый запрос. Для проверки подлинности делаем посылку типа запрос-ответ. Правда придется раскошелится, например для rc4, на 258 байт.

А можно поподробнее, А то я себе что-то слабо представляют как это все работает в связке FPGA+uC. Кто генерирует тестовый запрос? На основании какой случайности этот запрос формируется? Как часто вы его посылаете?

Автор: acex2 Feb 22 2005, 08:32

Автор: Maksim Feb 22 2005, 11:53

Цитата(Maksim @ Feb 21 2005, 20:27)

А за счёт чего нелинейность Чего-то я не понял

Я же писал чуть выше - LFSR лишь конструктивный блок. Для внесения нелинейности берется несколько LFSR и соединяются по нелинейной схеме. Самих схем очень много - они широко используются в потоковых криптосистемах. Я тут не поленился и нарисовал схему Stop-and-Go и упрощенный каскад Голлмана с 3-мя LFSR. Длины LFSR стоит выбирать разные и достаточно большие. Стандартное правило: сумма длин двух наименьших LFSR можно условно рассматривать с точки зрения brute-force взлома, как длину ключа в обычной блочной криптосистеме.

Автор: Андрей Харитонов Mar 31 2005, 01:44

я думаю так
если ценность вашей FPGA прошивки сравнима со стоимостью нового истребителя то не поможет ничего, т.к. все ваши дополнительные навешанные компоненты легко прочтуться даже с битами защиты специализирующимися на этом фирмами (чтение закрытого проца 1-5 тысяч $, закрытой CPLD 1-10 тысяч $). В этом случае можно говорить только о степени затруднения копирования проекта - поставить пару редко используемых в разработках процессоров разных производителей втом числе например наш КР1878ВЕ1, парочку CPLD опять таки разных производителей, наплевать на мучения покупателя товара по истечении гарантийного срока и поставить батарейку, на проци водрузить шифрованный обмен, в CPLD можно вынести жизненно важные куски схемы - и все равно стоимость истребителя перевесит (не поможет и батарейка). А уж если в копировании заинтересована американская сторона, да еще и вся элементная база у вас американская - вообще труба (у них на всех процах и плисах закладки стоят - че хочешь сделают и прошивку сдерут и из строя выведут, только что танцевать плисину не заставят, а на серьезном софте компиляторы в прошивку доп информацию с зашифрованным исходным кодом включают, так что и проблем с декомпиляцией особо не будет).

если же ценность в копировании вашей разработки << стоимости истребителя, то практически любое начинание в желании защитить битстрим на 99.9% даст желаемый результат, даже если сделать это не очень профессионально. Это будет зависеть от произведения (число ваших конкурентов и готовых ими стать) * (из них имеющих опыт в реверс инжиниринге) * (планируемая выгода)

Автор: makc Mar 31 2005, 05:48

А уж если в копировании заинтересована американская сторона, да еще и вся элементная база у вас американская - вообще труба (у них на всех процах и плисах закладки стоят - че хочешь сделают и прошивку сдерут и из строя выведут, только что танцевать плисину не заставят, а на серьезном софте компиляторы в прошивку доп информацию с зашифрованным исходным кодом включают, так что и проблем с декомпиляцией особо не будет).

Автор: acex2 Mar 31 2005, 07:31

Цитата(Андрей Харитонов @ Mar 31 2005, 04:44)

А уж если в копировании заинтересована американская сторона, да еще и вся элементная база у вас американская - вообще труба (у них на всех процах и плисах закладки стоят - че хочешь сделают и прошивку сдерут и из строя выведут, только что танцевать плисину не заставят, а на серьезном софте компиляторы в прошивку доп информацию с зашифрованным исходным кодом включают, так что и проблем с декомпиляцией особо не будет).

А можно узнать, откуда вышеприведенная информация? Ссылочку?

Автор: makc Mar 31 2005, 08:18

Цитата(makc @ Mar 31 2005, 02:48)

Цитата(Андрей Харитонов @ Mar 31 2005, 04:44)

А уж если в копировании заинтересована американская сторона, да еще и вся элементная база у вас американская - вообще труба (у них на всех процах и плисах закладки стоят - че хочешь сделают и прошивку сдерут и из строя выведут, только что танцевать плисину не заставят, а на серьезном софте компиляторы в прошивку доп информацию с зашифрованным исходным кодом включают, так что и проблем с декомпиляцией особо не будет).

А можно узнать, откуда вышеприведенная информация? Ссылочку?

Это, похоже, из разряда детских страшилок. Хотя, кто его знает - может Винда такая большая, потому что идет с зашифрованным исходным кодом?

Автор: myq Mar 31 2005, 08:31

Предлагается такой вариант реализации:

Во внешней FLASH хранится зашифрованная прошивка. CPLD - расшифровывает прошивку и посылает ее в FPGA. Секретный ключ шифрования хранится в защищенной прошивке CPLD.
Поскольку в CPLD ресурсов не так много, то полноценное шифрование (типа ГОСТ 28147-89) реализовать не удастся. Можно сократить число раундов, или использовать более простое поточное шифрование.

Одна контора таким образом защитила прошивку, которая составляет гостайну.

Автор: NeoN Mar 31 2005, 08:45

... на стыке CPLD-FPGA ставится логический анализатор, который благополучно запоминает декодированную прошивку в процессе конфигурирования FPGA. Детский сад
ИМХО, единственное верное средство "антистыринга" - перенос части функций в CPLD либо FLASH based FPGA. Штучки типа "генератор ПСП в CPLD и сравнивалка в FPGA, не совпало - reprog" потенциально не надежны из-за возможных сбоев по клокам и рассинхронизации генераторов.

Автор: fake Mar 31 2005, 10:59

Автор: makc Mar 31 2005, 11:21

Цитата(myq @ Mar 31 2005, 12:31)

Во внешней FLASH хранится зашифрованная прошивка. CPLD - расшифровывает прошивку и посылает ее в FPGA. Секретный ключ  шифрования хранится в защищенной прошивке CPLD.
Поскольку в CPLD ресурсов не так много, то полноценное шифрование (типа ГОСТ 28147-89) реализовать не удастся. Можно сократить число раундов, или использовать более простое поточное шифрование.

А что мешает использовать новые Virtex-ы, шифруя прошивку DES-ом предусмотренным в ISE методом ?

Автор: acex2 Mar 31 2005, 11:25

Цитата(myq @ Mar 31 2005, 12:31)

Во внешней FLASH хранится зашифрованная прошивка. CPLD - расшифровывает прошивку и посылает ее в FPGA. Секретный ключ  шифрования хранится в защищенной прошивке CPLD.
Поскольку в CPLD ресурсов не так много, то полноценное шифрование (типа ГОСТ 28147-89) реализовать не удастся. Можно сократить число раундов, или использовать более простое поточное шифрование.

А что мешает использовать новые Virtex-ы, шифруя прошивку DES-ом предусмотренным в ISE методом ?

Автор: bbg Mar 31 2005, 11:28

Автор: acex2 Mar 31 2005, 11:30

А если используется Spartan 2,3 или вообще не Xilinx? К тому же DES - это явно не самый современный алгоритм для защиты данных и совершенно неизвестно, как он там реализован.

Автор: yes Mar 31 2005, 12:05

2 mvq - лажа какая-то с гостайной

что мешает в этой схеме подключится к конфигурационным входам FPGA (я не первый, кто это заметил, просто дальше хочу вставить "мораль")

вот после таких разработках и возникают байки про закладки - ведь по сути разработчик такой системы сделал закладку (умышленно или нет - это уж компетентные органы разберуться )

Автор: myq Mar 31 2005, 12:22

2yes
ну еще начнем с того, что они не продают свое изделие всем подряд. там завязки с ФСБ, речь не об этом.

(+ 2NeoN)Как ни крути, подключившись к конфигурационным ногам можно ВСЕГДА СЛИТЬ ЛЮБУЮ ПРОШИВКУ, совершенно неважно, что и чем шифруешь.

2acex2
2bbg
2fake
- какая разница, что там DES или AES. А где по вашему секретный ключ:
1) в САПРЕ и в ПЛИСе аппааратно зашит и не меняется
2) передается вместе с прошивкой ))
Ну и чего это за защита тогда??? *****, а не защита.

p.s.
тогда уж к слову.
использование CPLD тоже не гарантирует секретность прошивки (прошивки CPLD).

Автор: acex2 Mar 31 2005, 12:57

2acex2
2bbg
2fake
- какая разница, что там DES или AES. А где по вашему секретный ключ:
1) в САПРЕ и в ПЛИСе аппааратно зашит и не меняется
2) передается вместе с прошивкой ))
Ну и чего это за защита тогда??? *****, а не защита.

Автор: myq Mar 31 2005, 13:06

Ключи легко меняются, так как хранятся во внутренней RAM - для этого и нужна внешняя батарейка, чтобы они не пропали при отсутствии питания платы. Считать обратно из этой RAM ключи нельзя - только записать новые. Bit-файл прошивки шифруется после синтеза/разводки и записывается во внешнее EEPROM/Flash. При включении питания грузится в зашифрованном виде в FPGA и там расшифровывается. Какие здесь слабые места?

Автор: _Sam_ Mar 31 2005, 13:17

Осложнить жизнь жаждущим вашу прошивку можно, используя ПЛИС и флэш в BGA корпусах.

Во-первых весьма затруднительно добраться до дорожек по которым ваша прошивка поступает в ПЛИС, а во вторых часть вашей разводки тоже будет спрятана.

Автор: acex2 Mar 31 2005, 14:10

2myq:

Расшифровка прошивки реализована аппаратно в блоке программирования самой FPGA. Все что ей нужно, это ключ для расшифровки, который вы записываете в специальную внутреннюю RAM при производстве вашей платы.

2_Sam_:

Так как алгоритм программирования известен, то прошивка из Flash легко снимается через JTAG, обычно выведенный на платах с FPGA (тем более в BGA корпусах).

Автор: Андрей Харитонов Mar 31 2005, 17:55

ну можете начать с www.semiresearch.com, www.microcode.ru немножко усилий и сами найдете еще десятки контор. Некоторые занимаются поджариванием, облучением, растворением в кислоте, микроскопированием и прочим рукоблудием, некоторые коммерческим использованием закладок в процессорах (Flash Pic Reader например для всеми любимых американских пиков ). если поусердствуйте, то найдете и способы чтения некоторых процев в домашних условиях.
по поводу секретиков винды начните знакомство с программ encase, ilook, ftk для начала, когда начнете вспоминать про детские страшилки, полазте по сайтам вирусописателей - там секретиков еще больше ну и т.д.
а про необъяснимые отключения связи в целых регионах в разгар некоторых наших военных компаний тоже не слышали? ладно пусть это будут детские страшилки, вспомните про них когда нибудь. Может вам страшилок myq подкинет - он тут громкие названия из трех букв пишет
а вообще Neon прав - одна дружественная myqу контора могла бы еще более усилить защиту проекта, выкинув дорогую CPLD и прилепив на FPGAшку более дешевую бумажку с надписью "гостайна" и еще три магические буквы.
а продавать только в контору это конечно хорошо, сразу Калугин вспоминается

Автор: acex2 Mar 31 2005, 19:07

Вот и я говорю - страшилки! Причем детские. Потому что вместо ссылок по поводу "у них на всех процах и плисах закладки стоят - че хочешь сделают и прошивку сдерут и из строя выведут, только что танцевать плисину не заставят, а на серьезном софте компиляторы в прошивку доп информацию с зашифрованным исходным кодом включают, так что и проблем с декомпиляцией особо не будет" только общие фразы и "притянутые за уши" программы для анализа логов, кукисов и удаленных файлов. Что касается semiresearch.com и др., то если бы они использовали заведомо установленные производителями чипов закладки, то не требовали бы несколько копий чипа для взлома.

Автор: Андрей Харитонов Apr 4 2005, 18:23

в обсуждении мелькал еще один способ:
3) конфигурация прогружается в ПЛИС, причем битстрим защищен от считывания, а при выключении питания конфигурация ПЛИС поддерживается с помощью аккумулятора
Достоинства:
- сильная защита данных
Недостатки:
- всякие геморрои с возможной потерей прошивки в процессе эксплуатации изделия

Автор: Андрей Харитонов Apr 4 2005, 18:39

пока ответ писал, все сообщения в теме за последние дни слетели. udofin уже об этом глюке отписался. у кого-нибудь в кэше страничка последняя по теме на сохранилась?

Автор: 3.14 Apr 4 2005, 19:33

Я просто не понял почму содержимое FPGA при этом нельзя через JTAG прочитать?

Автор: acex2 Apr 4 2005, 19:49

Я просто не понял почму содержимое FPGA при этом нельзя через JTAG прочитать?

Автор: 3.14 Apr 6 2005, 14:45

Итак, повтоюсь.

Эта тема возникает не в первый раз, поэтому предлагаю выделить, в качестве рекомендуемых, варианты. Добавить к этому опрос, кто как делал(делает) ну или кому какой вариант более симпатичен.

Способы защиты содержимого FPGA:
1) Использование семейств ПЛИС, в которых предусмотрена защита содержимого.
Достоинства:
Наивысшая степень защиты содержимого.
Недостатки:
(возможная) Смена производителя (среды разработки), большая стоимость.
2) Питание ядра всегда поддерживать (батарея, аккамулятор), ограничить доступ до JTAG пинов (использовать BGA или откусывать пины).
Достоинства:
Степень защиты близка к п.1.
Недостатки:
А вы сможете обеспечить такое питание?
3) Не закрывать прошивку FPGA, использовать внешнее "закрытое" устройство либо как часть проекта. либо как генератор ПСП, на основании работы которого принимать решение.
3.1) В качестве внешнего устройства использовать CPLD.
3.2) В качестве внешнего устройства использовать микроконтроллер.
У третьего метода возможна тьма вариантов, но в любом случае, они сводятся к тому, что в FPGA входит N линий, а выходит M линий. Если предположить что имеем ПСП которую "невозможно" вычислить, все равно, можно записать состояние этих линий. Нужно учитывать объем данных передаваемых через эти линии, следить за тем чтоб он не был слишком маленький.
Достоинства:
Можно применить к любой FPGA.
Недостатки:
Меньшая степень защиты, время на разработку "закрывашки".

Кто что добавит, исправит?

Автор: makc Apr 6 2005, 14:55

Итак, повтоюсь.

Эта тема возникает не в первый раз, поэтому предлагаю выделить, в качестве рекомендуемых, варианты. Добавить к этому опрос, кто как делал(делает) ну или кому какой вариант более симпатичен.

Способы защиты содержимого FPGA:

[skipped]

2) Питание ядра всегда поддерживать (батарея, аккамулятор), ограничить доступ до JTAG пинов (использовать BGA или откусывать пины).
  Достоинства:
    Степень защиты близка к п.1.
  Недостатки:
    А вы сможете обеспечить такое питание?

[skipped]

Кто что добавит, исправит?

Автор: Андрей Харитонов Apr 7 2005, 12:00

тут пришла мысля по поводу еще одного способа - изменение всей/части прошивки в процессе работы кристалла.
например если проект в каждый момент времени не использует все ресурсы кристалла, а по частям, то можно поставить проц, который будет в нужные моменты времени подгружать/перегружать части прошивки. Получается, что сдирание прошивки в любой момент времени даст частично работающую прошивку, а чтобы содрав все возможные прошивки все равно было не повторить устройство - в закрытом проце реализовать какой-нибудь хитрый алгоритм принятия решения - когда и какую часть прошивки менять
Достоинства: вполне сносная защита + необычная
Недостатки: трудно реализовать

Возможно конечно идея не выдержит критики

Автор: 3.14 Apr 7 2005, 12:35

2 Андрей Харитонов
А как Вы себе представляете подмену блока?
Нужный блок, может быть распылен по всему битстрейму.
Скорее всего все сведется к огромному количеству битстреймов, исходя из вариантов нужных/ненужных блоков.

Автор: Андрей Харитонов Apr 10 2005, 08:59

понятно, что предложенный способ не без сложностей, что блоки будут распылены, я поэтому в минусах указал сложность реализации, но:
1. не обязательно подменять блок целиком. его можно отключить, подтереть, подпортить,... Для этого не нужно огромное кол-во битстреймов, сделать блок неработоспособным требует изменения всего нескольких конфигурационных битов. техническая возможность найти как блок реализован в кристалле есть.
2. в предложенном способе фигурировала как вариант подмена всей прошивки, для чего не требуется лазить по кристаллу.
3. Еще раз хочу указать, что предложенный способ состоит из двух частей
- в каждый момент времени прошивка кристалла не полнофункциональна
- алгоритм и моменты изменения прошивки тоже не лежат на поверхности
Исходя из этого хочется обсудить имеет ли данный способ право быть зачисленным в список несмотря на сложность или нет (например принципиальная невозможность его реализации, принципиальная несостоятельность ввиду необеспечния данным способом защиты или еще что нибудь)

Автор: 3.14 Apr 10 2005, 11:45

2 Андрей Харитонов

1. Вариант относится к категории 2.1
2. Если хотите его утвердить как имеющим шансы на существование, то укажите алгоритм "выделения" блока.

Автор: Vitus Apr 11 2005, 07:35

Под №1 все-таки следует назвать (С)!

Автор: FAE Apr 28 2005, 14:17

Используйте ACTEL !!! Там этой проблемы вообще не возникает, т.к. ПЛИС не требуется загружать каждый раз при включении питания, и , таким образом, нельзя перехватить поток данных. (www.actel.com)

Автор: des00 Apr 29 2005, 03:17

Используйте ACTEL !!! Там этой проблемы вообще не возникает, т.к. ПЛИС не требуется загружать каждый раз при включении питания, и , таким образом, нельзя перехватить поток данных.  (www.actel.com)

Автор: alexr22b May 7 2005, 19:42

Очень скоро Xilinx выпустит Spartan 3 с внутренним флашем. Будет на $.70 дороже обичного в серии. Да и lattice уже имеет fpga's с встроенным флашем

Автор: makc May 7 2005, 20:04

Очень скоро Xilinx выпустит Spartan 3 с внутренним флашем. Будет на $.70 дороже обичного в серии. Да и lattice уже имеет fpga's с встроенным флашем

Автор: alexr22b May 8 2005, 17:08

Цитата(alexr22b @ May 7 2005, 22:42)

Очень скоро Xilinx выпустит Spartan 3 с внутренним флашем. Будет на $.70 дороже обичного в серии. Да и lattice уже имеет fpga's с встроенным флашем

А откуда такая информация? Можно ссылочку?

Автор: BSV May 10 2005, 21:57

А зачем держать под батарейкой ПЛИС? Если необходимо защитить не плату, а устройство (в корпусе), то достаточно питать лишь FLASH и стереть ее при попытке вскрытия/включения без корпуса.

Что касаемо гостайны - основным объектом секретности во всех системах являются ключи. На них базируется стойкость системы (поскольку алгоритм рано или поздно становится известен противнику) - закон Кирхгофа, если не ошибаюсь. А если прошивка, которую необходимо зашивать при производстве имеет гриф, то такой же гриф будет и у устройства - следовательно, возникнут проблемы с его производством, хранением, перевозкой и т.п.

Промелькнула еще здравая идея с частичным перепрограммированием ПЛИС, хотя непонятно, как это использовать (может ли ПЛИС программировать сама себя без участия внешних ног, например, через JTAG?).

Хотя, если подумать, даже если FLASH будет внутри корпуса, наверняка найдутся методы, как оттуда отковырять прошивку, все дело лишь в цене!

Автор: Shread May 20 2005, 21:02

Защитить содержимое FPGA от потокового считывания, при ее начальной инициализации, практически нереально(не считая батарейки), соответственно остается, одно-необходимо сделать так, чтоб считывание собственно самой прошивки не принесло ничего хорошего, т.е нужно использовать внешний мк, с возможностью защиты от копирования. Методов защитить свзяку FPGA+мк достаточно, тут, как и в в сигнализациях для авто, важно чтоб взломщик поменьше знал о том, как может быть защищена данная связка. Побольше разнообразия

Автор: kas May 23 2005, 13:18

Тут уже мелькало подобное. У меня, например, сделано так: в прошивке есть возможность доконфигурировать ее из вне - не критичные к быстродействию, но несомненно, влияющие на работоспособность блоки. В общем, накладных расходов не так уж и много. Осталось только защитить обмен между ПЛИС и другим управляющим устройством. В соответствии с заданными требованиями к мерам по обеспечению секретности.

И еще, тут, по моему неучли человеческий фактор. Криптостойкость, скорее всего, будет расти. И очень скоро окажется что человека "сломать" окажется проще/дешевле.

P.S. Если вы хотите надежно защитить свой сервер, то отключите его от всего, спрячьте в сейф, поставте кучу охраны... и все равно сломают.

Автор: makc May 23 2005, 13:46

Тут уже мелькало подобное. У меня, например, сделано так: в прошивке есть возможность доконфигурировать ее из вне - не критичные к быстродействию, но несомненно, влияющие на работоспособность блоки.  В общем, накладных расходов не так уж и много. Осталось только защитить обмен между ПЛИС и другим управляющим устройством. В соответствии с заданными требованиями к мерам по обеспечению секретности.

Автор: Shread May 24 2005, 03:38

А есть какие-нибудь варианты, переконфигурировать плис, с помошью уже залитого в нее микрокода: Т.е в обычную sram плис залить прошивку, которая будет управлять загрузкой туда же, реальной прошивки(а-ля BSL)?

Автор: kas May 24 2005, 03:43

Цитата(kas @ May 23 2005, 16:18)

Тут уже мелькало подобное. У меня, например, сделано так: в прошивке есть возможность доконфигурировать ее из вне - не критичные к быстродействию, но несомненно, влияющие на работоспособность блоки.  В общем, накладных расходов не так уж и много. Осталось только защитить обмен между ПЛИС и другим управляющим устройством. В соответствии с заданными требованиями к мерам по обеспечению секретности.

Не могли бы Вы рассказать по-подробнее, каким образом реализуется возможность доконфигурации ПЛИС?

Автор: des00 May 24 2005, 03:47

Цитата(makc @ May 23 2005, 21:46)

Цитата(kas @ May 23 2005, 16:18)

Тут уже мелькало подобное. У меня, например, сделано так: в прошивке есть возможность доконфигурировать ее из вне - не критичные к быстродействию, но несомненно, влияющие на работоспособность блоки.  В общем, накладных расходов не так уж и много. Осталось только защитить обмен между ПЛИС и другим управляющим устройством. В соответствии с заданными требованиями к мерам по обеспечению секретности.

Не могли бы Вы рассказать по-подробнее, каким образом реализуется возможность доконфигурации ПЛИС?

Все очень просто. Делаю схему с избыточными связями. Например, генератор ПСП. В генераторе предусмотрена возможность задавать любой полином, любое начальное состояние, любое состояние по достижению которого регистр примет начальное состояние и снимать ПСП с любого отвода регистра. После конфигурации кристала я прогружаю регистры которые отвечают за те или иные параметры. Тем самым получаю нужную мне ПСП. Которую, при необходимости, достаточно легко изменить.

Автор: kas May 24 2005, 05:56

"Осталось только защитить обмен между ПЛИС и другим управляющим устройством" - чем это отличаеться от "осталось защитить обмен между конф. микросхемой и ПЛИС" ?

Автор: des00 May 24 2005, 06:49

Автор: makc May 24 2005, 06:49

Цитата(des00 @ May 24 2005, 11:47)

"Осталось только защитить обмен между ПЛИС и другим управляющим устройством" - чем это отличаеться от "осталось защитить обмен между конф. микросхемой и ПЛИС" ?

ИМХО. Не совсем. В данном случае можно организовать шифрование/дешифрование информации уже с участием самой ПЛИС как готового устройства, а не конфигурируемого.

В случае обмена между ПЛИС и конф. микросхемой структура данных и контакты известны.

А в моем случае надо знать структуру управляющих кадров/контактов. Сложность получения этих данных многократно выше сложности получения "прошивки" ПЛИС.

Автор: kas May 24 2005, 10:24

Хмм может мы спорим о разных вещах, но если меня будет интеросовать копирование именно вашего устройства, то я солью прошивку вашей фпга и коды управления фпга., именно с этой прошивкой. И какая мне разница чем они закодированны и какой формат они имеют.
Или вы имеете в виду накинуть на все это еще и алгоритм динамической смены ключа ?? то собираетесь ли вы менять весь ключ ? как вы синхронизируете смену ключа в ФПГА и МК и т.д. ?

Автор: des00 May 24 2005, 10:49

Цитата(des00 @ May 24 2005, 14:49)

Хмм может мы спорим о разных вещах, но если меня будет интеросовать копирование именно вашего устройства, то я солью прошивку вашей фпга и коды управления фпга., именно с этой прошивкой. И какая мне разница чем они закодированны и какой формат они имеют.
Или вы имеете в виду накинуть на все это еще и алгоритм динамической смены ключа ?? то собираетесь ли вы менять весь ключ ? как вы синхронизируете смену ключа в ФПГА и МК и т.д. ?

Вы сможете слить прошивку ПЛИС, возможно, разберетесь куда что пишется, но полноценно управлять данной пршивкой Вы не сможете (что сводит на нет все потраченные усилия). Я забыл раньше отметить, что у моего устройства значительная часть обработки информации происходит в программной части. И обмен м/у ПЛИС и программной частью зависит от данных приходящих (сигнал+шум) на ПЛИС из вне. И поэтому коды управления ПЛИС полученные в какой-то определенный отрезок времени Вам скорее всего ничего не дадут.

Автор: kas May 25 2005, 05:14

Ну в таком случае, ваш вариант за уши притянут к теме обсуждения )
Т.к. в вашем случае вопрос стоит не о в защите прошивки ПЛИС, а в защите всего програмно аппаратного блока.  Так стоит ли огород городить ??
А тема взлома мк это отдельный разговор.....

Автор: des00 May 25 2005, 06:06

Вопрос стоял о защите интелектуальной собственности. В какой-то степени мне удалось защитить свою систему от простого копирования.
Если попытаться развивать дальше данное направление, но уже в сторону защиты исключительно аппаратной части (прошивки ПЛИС), то неисключено, что можно найти способ, который в значительной степени усложнит жизнь так называемым "копирам". В конечном итоге все будет определяться ценой и временем затраченными на подготовку к копированию продукта.

В принципе можно вообще залить всю плату "эпоксидкой" или чем-нибудь покрепче, тогда копировать даже прошивку ПЛИС станет несколько сложнее.

Автор: kas May 25 2005, 10:17

Вам удалось защитить свою систему как говориться "от дурака", т.е. от грубого, не интелектуального копирования,причем ценой не нужного усложнения и использования ресурсов ПЛИС и МК. (почему я уже говорил).
Начет заливки платы чем нибудь - это пройденый этап, не работает.

Автор: des00 May 25 2005, 10:54

Вы считаете что можно защитить систему без усложнения программной и/или аппаратной части?

Автор: kas May 26 2005, 05:45

Нет я так не считаю, но мое ИМХО "стоимсть защиты информации должна быть ниже стоимостьи самой информации" иначе сие не имеет практического смысла.
ИМХО в вашем случае вы навернули сложную систему защиты(как по алгоритму, так и по ресурсам), в качестве системы защиты от дурака. ИМХО это не есть нерациональный подход.

Автор: Андрей Харитонов May 26 2005, 09:15

если я правильно понял, то kas просто рассказал нам как он реализовал метод 3.2

Автор: Pruga Jun 3 2006, 11:16

Насущная потребность заставила меня поднять из под спуда эту тему. А тема актуальна и по сей день. Постановка задачи остается той же: необходимо обеспечить защиту прошивки ПЛИС, желательно более простыми методами. Немного поискав на сайте Xilinx'а обнаружил следующий документ: http://electronix.ru/redirect.php?http://direct.xilinx.com/bvdocs/appnotes/xapp780.pdf

В документе описан способ защиты от копирования с использованием внешней EEPROM памяти, в которой хранится секретный ключ. Если говорить кратко то суть способа в следующем: на стадии разработки проекта в EEPROM записывается 64-бит секретный ключ, который считать обратно невозможно. В проект на FPGA добавляется некоторое устройство (IFF), которое хранит такой же ключ. После загрузки по открытому каналу, открытой прошивки в FPGA, IFF посылает некторую случ. послед. в EEPROM и шифрует ее же на секретном ключе (который зашивается вместе с прошивкой). EEPROM также шифрует принятую послед. на том же секретном ключе (используется алгоритм SHA-1) и возвращает обратно. IFF сравнивает полученную от EEPROM последовательность с вычисленной ранее, если они сходятся - выдает сигнал глобального разрешения работы проекта.
Примеры кода на VHDL для такого способа организации защиты также приводятся. http://electronix.ru/redirect.php?http://www.xilinx.com/bvdocs/appnotes/xapp780.zip

Итак в качетсве дополнительного ресурса для защиты используется одна микросхема с возможностью шифровки данных (в очень миниатюрном корпусе - 2 вывода) и некоторый ресурс FPGA (100 Slices+1кб блочной памяти+1пин). Остается только оценить степень защищенности такого способа. Сможет ли гипотетический РЭинженер перехватив зашифрованную послед. расшифровать ключ?? Или подключив логический анализатор и перехватив конфигурационную прошивку извлечь ключ оттуда??

Автор: Maksim Jun 3 2006, 12:38

Цитата(Pruga @ Jun 3 2006, 15:16)

Автор: 3.14 Jun 3 2006, 12:50

2 Maksim
Дык ее должна генерировать корка-закрывашка, да даже если и самому прийдется, в чем особо сложность родить M-последовательность.

Автор: des00 Jun 3 2006, 12:54

Все зависит от длинны ключа и длинны последовательности

Автор: Maksim Jun 3 2006, 13:03

Цитата(3.14 @ Jun 3 2006, 16:50)

Автор: 3.14 Jun 3 2006, 13:27

2 Maksim
Как это нет случайности ...
После включения питания FPGA рожает, насколько я успел понять, псевдослучайную последовательность адресов, на основе ключа который "забит" в корке. На основе этого же ключа рождена прошивка EEPROM. После чтения данные сверяются и ...
Хотя может я чего сам не понял, потому как получается, записываем поток между FPGA<->EEPROM, отыскиваем данные которые вываливаются из EEPROM, потом контроллером имитируем саму EEPROM подставляя записанные двнные.
С другой стороны, "закрывашка" основана на PicoBlaze так что можно еще "сюрпризы" добавить.

А защиту, кроме как у виртекса, в самой FPGA не реализуешь.

Автор: Pruga Jun 3 2006, 17:21

Цитата(Maksim @ Jun 3 2006, 15:38)

Цитата(3.14 @ Jun 3 2006, 16:27)

 RND.rar ( 2.27 килобайт ) : 373

Автор: Maksim Jun 3 2006, 20:54

to 3.14

Ключ есть, полином есть, а сколько тактов это крутится?? Я так думаю каждый раз одинаковое количество раз.

to Pruga

код я посмотрел - там полином и... указание и маршрут разводки 2-х цепей
и, что там есть неопределённость?
и ещё ... cRING1<=transport TO01(RING1) after tNET1+tILOX-100 ps;
это как понимать?

Автор: des00 Jun 4 2006, 06:55

Цитата(Maksim @ Jun 3 2006, 15:54)

to 3.14

Ключ есть, полином есть, а сколько тактов это крутится?? Я так думаю каждый раз одинаковое количество раз.

to Pruga

код я посмотрел - там полином и... указание и маршрут разводки 2-х цепей
и, что там есть неопределённость?
и ещё ... cRING1<=transport TO01(RING1) after tNET1+tILOX-100 ps;
это как понимать?

Автор: makc Jun 4 2006, 07:41

Цитата(des00 @ Jun 4 2006, 10:55)

ХММ по идее это для моделирования, похоже они, ручной разводкой, играют на нарушении tsu, th тригеров и получают рандом

Автор: Maksim Jun 4 2006, 11:23

остаётся только загнать этот код в ПЛИСину - и вытащить наружу эти биты, а потом обсчитать - и будет ясно насколько случайна эта последовательность

Автор: makc Jun 4 2006, 11:34

Цитата(Maksim @ Jun 4 2006, 15:23)

остаётся только загнать этот код в ПЛИСину - и вытащить наружу эти биты, а потом обсчитать - и будет ясно насколько случайна эта последовательность

Автор: Maksim Jun 4 2006, 11:45

Цитата(makc @ Jun 4 2006, 15:34)

Боюсь, что качество последовательности может меняться в зависимости от конкретного экземпляра ПЛИСины. Но для рассматриваемых целей защиты прошивки ПЛИС это не будет иметь решающего значения, т.к. на сколько я понимаю, для решения этой задачи нужно иметь каждый раз разные вектора для проверки и разрешения работы прошивки ПЛИС.

Автор: DmitryR Jun 5 2006, 11:15

Послушайте, а почему не использовать встроенный в, например Virtex/Stratix/ProASIC алгоритм? Ставится батарейка (а в ProASIC и без батарейки), с помощью нее в ПЛИС поддерживаются ключи декодирования, зашитые туда разработчиком. Прошивка кодируется парным ключом и зашивается в обычное конфигурационное PROM. Перехватывайте на здоровье, ключ - 128 бит. Батарейки хватает на десятилетия. Или я пропустил место в обсуждениях, где это было отметено?

Автор: Maksim Jun 5 2006, 13:07

Цитата(DmitryR @ Jun 5 2006, 15:15)

Автор: v_mirgorodsky Jun 6 2006, 07:31

Степень "случайности" генерируемой последовательности для конкретно этой задачи значения не имеет. Если два соседних числа отличаются хотя бы одним битом, то SHA1 даст абсолютно разные решения. Даже если генерируемая последовательность будет не вполне "случайна", то период ее все равно будет много больше реально "перебираемых" вариантов.

Гораздо более серьезным вопросом является возможность считывания кода из EEPROM под электронным микроскопом. Если верить моим знакомым, то http://electronix.ru/redirect.php?http://www.semiresearch.com/ за ATmega с битом защиты у них просили около 10-12k$ - не думаю, что далласовская EEPROM-ка будет стоить намного дороже.

Автор: Pruga Jun 6 2006, 15:00

Сегодня разбирался с ГСЧ (RND.vhd). Загрузил весь проект в ISE, создал тестбенч для RND.vhd, на вход клока подал 50 МГц, а с выхода снимал случайную последовательность. При функциональном моделировании получается некоторая последовательность, (на случайность не проверял).

Цитата(Maksim @ Jun 3 2006, 23:54)

to 3.14

Ключ есть, полином есть, а сколько тактов это крутится?? Я так думаю каждый раз одинаковое количество раз.

to Pruga

код я посмотрел - там полином и... указание и маршрут разводки 2-х цепей
и, что там есть неопределённость?
и ещё ... cRING1<=transport TO01(RING1) after tNET1+tILOX-100 ps;
это как понимать?

Цитата(DmitryR @ Jun 5 2006, 14:15)

Цитата(v_mirgorodsky @ Jun 6 2006, 10:31)

Автор: Maksim Jun 6 2006, 18:56

проект с полином работает - проверил на 3-х платах со Спартаном-3 (200т.вентилей)
на выходе при каждом включении-выключении -появляются разные значения
"качество" шума не обсчитывал, еепромку не подключал...
...так, что ... работает мона пользовать

Автор: 3.14 Jun 6 2006, 19:30

Ребята, дык в любом случае, по проволочке будет бпродить как адрес так и сами "секретные" данные. Тут никакого микроскопа не надо, чтобы за "миллион" включений платы всю ПЗУ скопировать.

Автор: Maksim Jun 6 2006, 19:46

Цитата(3.14 @ Jun 6 2006, 23:30)

Автор: 3.14 Jun 6 2006, 19:54

Автор: Maksim Jun 6 2006, 20:10

Цитата(3.14 @ Jun 6 2006, 23:54)

Цитата

по каким проводам?

Это шарада такая ?

Цитата

Вместо далласовской еепромки, можно свой микроконтроллер ставить со своим алгоритмом аутентифткации

Прелесь сего, что ничего изобретать самому не надо. Если уж контроллер ставить, дык и такой метод не к чему. Ну а "истинное" случайное зерно можно другими способами рожать, например фиксировать значение счетчика (тактирующегося от глобальной тактовой) по активации LOCK у DLL/DCM ...

Автор: des00 Jun 7 2006, 04:04

Цитата(3.14 @ Jun 6 2006, 14:30)

Автор: 3.14 Jun 7 2006, 12:43

2 Maksim
Время за которое DLL "захватывает" входной сигнал, зависит и от напряжения и от температуры и от фазы луны

Автор: Pruga Jun 7 2006, 16:12

Цитата(Maksim @ Jun 6 2006, 21:56)

проект с полином работает - проверил на 3-х платах со Спартаном-3 (200т.вентилей)
на выходе при каждом включении-выключении -появляются разные значения
"качество" шума не обсчитывал, еепромку не подключал...
...так, что ... работает мона пользовать

Цитата(3.14 @ Jun 7 2006, 15:43)

2 Maksim
Время за которое DLL "захватывает" входной сигнал, зависит и от напряжения и от температуры и от фазы луны

Цитата

почему ? ИМХО все дело будет в длинне ключа и длинне последовательности, которая для этого используеться.
Хотя я солидарен с фразой

Разве EEPROM может чего то шифровать? Она просто выдает свое содержимое (или я что упустил?) ...

Автор: 3.14 Jun 7 2006, 18:46

Упс, извиняюсь за клевету
Жалко только что стоят они ~3$

 auth.rar ( 1.6 мегабайт ) : 494

Автор: Maksim Jun 7 2006, 18:52

2 'Pruga'
частота 50 мгц, но это не важно - главное что на входе полинома постоянно меняющиеся данные.
Длину съёма обычно берут 2N (N-степень полинома), т.е. чтолько тактов крутят в пустую полином, а потом делают съём данных. Количество данных берут - кому сколько надо
Полином можно тоже любой брать - и с большим основанием

Автор: Евгений Николаев Jun 9 2006, 11:28

Почему-то ни разу не задавался этим вопросом, хотя работаю с ПЛИСками постоянно.
Если бы делать, выбрал бы такой путь:
1. FPGA+CPLD (flash внутри). Допустим, Cyclone и MAXII 240-ая. (цена этой CPLDшки около 6-7 у.е.)
2. FPGA грузится свободно, т.е. открыто и сразу начинает работать. (это важно для быстро стартующих систем).
3. Через некоторое время FPGA начинает читать последовательность из внутренней flash CPLD, одновременно передавая в CPLD некие данные, 99% которых - функция обычного ГенСлЧисл (шум, проще говоря), а 1% - управляющие команды (для чего они нужны - позже).
4. В FPGA и в CPLD реализованы несколько рекурсивных функций. В процессе чтения последовательности одинаковые алгоритмы определяют - по какому из заложенных законов были сгенерированы интервалы последовательности.
5. Важно, чтобы интервалы, полученный рекурсивными функциями были намного короче периода распозоваемости самих функций.
6. После обработки последовательности, в FPGA и в CPLD формируются наборы из номеров распознанных функций.
6. В CPLD полученный набор пропускается через функцию, которая была распознана первой(например) и пересылается в FPGA.
7. FPGA внутри делает тоже самое и сравнивает. Если совпало - первый этап пройден.
8. В п.3 было сказано про передачу из FPGA в CPLD управляющих команд. Это номера функций, которыми надо обработать исходную последовательность и перезаписать её, что делается одновременно с последующим чтением.
9. Затем читается перезаписанная последовательность, проверяется и если всё совпало - второй этап пройден.
10. Прохождение двух этапов означает, что идентификация прошла успешно. При непрохождении в 2 раза в CPLD передаётся команда - запрета дальнейшего обмена, которая записивается во внутреннюю flash и в дальнейшем FPGA, загрузившись и проработав несколько секунд, повисает.
---
-) требуется внешняя CPLD
+) последовательность всегда разная
+) при сбоях в последовательности (внезапное отключение питания) - система самовосстанавливается, причём используя испорченную последовательность.
+) никаких ключей не передается, передаются только указатели на них
+) нет возможности подсунуть внешний тест, т.к. CPLD проверяет исходящие данные, а FPGA запоминает - какие указания давала CPLD и сверяет на втором этапе.
+) в процессе идентификации идёт постоянный по скорости двухсторонний обмен, что осложняет отделение управляющих директив от данных.
+) дешево

Автор: Pruga Jun 12 2006, 13:05

Вообщем метод с EEPROM имеет право на жизнь и дальнейшую аппробацию. Собираюсь использовать его в проекте со Spartan3-400. Кстати, можно добавить его в классификацию, предложенную ранее 3,14 под пунктом 3.3.

2 Евгений Николаев.
Насколько я понял, преимущество этого метода по сравнению с предложенным выше от Xilinx'a в возможности самому реализовать алгоритм шифровки и проверки шифрованных данных, что возможно усложнит работу взломщику??

Автор: HardJoker Aug 11 2006, 13:35

Цитата(Андрей Харитонов @ Mar 31 2005, 05:44)

Автор: HardJoker Aug 11 2006, 14:15

Цитата(acex2 @ Apr 4 2005, 23:49)

Цитата(3.14 @ Apr 4 2005, 16:33)

Я просто не понял почму содержимое FPGA при этом нельзя через JTAG прочитать?

А вы поставьте FPGA в BGA корпусе и TDO на разъем не выводите

Автор: acex2 Aug 11 2006, 16:03

Цитата(HardJoker @ Aug 11 2006, 18:15)

Цитата(acex2 @ Apr 4 2005, 23:49)

Цитата(3.14 @ Apr 4 2005, 16:33)

Я просто не понял почму содержимое FPGA при этом нельзя через JTAG прочитать?

А вы поставьте FPGA в BGA корпусе и TDO на разъем не выводите

Пара пустяков: выпаиваем FPGA, восстанавливаем шарики, запаиваем на свою плату, где подано питание и есть JTAG... Всех дел - минут сорок. Примочка для восстановления шариков - 150...200$. Ссылку дать?

Автор: tyro Oct 21 2006, 16:12

Интересуют книги/статьи и т.п. по обеспечению защиты прошивки ПЛИС. Буду очень признателен за дополнительные комментарии. Насколько слышал краем уха для защиты используется дополнительный CPLD. Я в этих вопросах новичок, позтому прошу ногами не пинать blush.gif.

На самом деле, на мой взляд, защиты нет вообще не от чего, имею ввиду что у Вас есть подходящее считывающее устройчтво, которое может зафиксировать поток информации на интересующее Вас время на определенном устройстве, например, на время инициализации FPGA от CPLD. При любом алгоритме кодирования, как я понимаю, Вас интересует возможность как минимум повторения кода поступающим на FPGA. Если Вы его считали правильно, то на конкретном объекте повторить его не проблема, поскольку .... код загрузки Вы уже считали. Прочитать многослойную плату нет проблем, если это надо, ... INTEL8080, в общем-то размывали.
P.S. Если вопрос в модификации кода, то ИХМО вряд-ли этим кто-то будет заниматься, конечно при условии что у Вас нет "Пионерских" решений тянущих на Nobel.., и то их наверное "другие" решат по своемую. Все мы люди, а значит Мыслящие.

Автор: dxp Oct 23 2006, 05:47

Цитата(tyro @ Oct 21 2006, 23:12)

Автор: tyro Oct 23 2006, 06:47

To dxp

[/quote]
Stratix II. На борту есть мелкая энергонезависимая память, где хранится длинный ключ, зашитый туда разработчиком. Загрузочный поток закодирован и раскодируется внутри. Вы считали этот поток. Что будете с ним делать. Ключа не знаете. Сможете повторить устройство?
[/quote]
В этом случае я однозначно нет. Из области предположений: мне кажется, что разработчики оставили для себя недокументированную лазейку, чтобы добраться до содержимого этой памяти.
На всякий случай перекрестился, но все равно кажется.

Автор: dxp Oct 23 2006, 07:20

Цитата(tyro @ Oct 23 2006, 13:47)

Автор: tyro Oct 23 2006, 10:06

To dxp
Мысли в догонку: после окончания ЛИКБЕЗА работал в одном институте, тогда, если память не изменяет, ломали коды с 24 битами защиты, причем эти биты были не константами, а сами модифицировались в процессе шифрования. С тех пор прошло лет 30, думаю криптография за это время продвинулась. (Сам я занимюсь железом, а не математикой, поэтому за развитием криптографии не слежу). Есть и второй путь: подойти как к черному ящику, задать свой поток данных, посмотреть на отклик, новый поток ... в конце концов есть большая вероятность получить искомый результат. У нас этот курс назывался "Управление Большими Системами".

Автор: vleo Nov 2 2006, 13:28

Паранойа кругом... Сразу оговорюсь, что я сторонник технологии и идеологии GNU/Linux.

1) Если Вы разработчик крутой, уникальной, дорогой IP, и работает она на крутых, штучных, дорогих FPGA - в этом случае используйте Stratix, это реальная потребность рынка, и она удовлетворяется Altara-ой, и Xilinx тоже что-нибудь предложит.

2) Если Вы разработчик достаточно типовой IP, что-то вроде PCI контроллеров (на крякнутых корках, кстати), и цена чипов на которые вы ориентируетесь на уровне $10-20, то данная проблема будет интересовать только параноидальных инженеров, которые видят себя Биллами Гейтсами в молодости, но забывают о том, что папа у него был начальником юридического отдела корпорации IBM. То есть Вам это не грозит (создать IP и немеренно обагатиться на ней).

Потому что:

В реальной жизни, IP для FPGA это очень маленькая часть общей картины. Даже если Вы произиодитель решений платного уровня (board level solutions), то есть еще код для MCU, есть гербера плат, есть драйвера системного уровня для целевой ОС. И это только по железу как таковому. Далее идет маркетинг, раскрутка брэнда, организация дистрибуторской сети и техническая поддержка заказчиков. По хорошему, продукт должен быть и электронным образом интегрирован в Вашу сеть поддержки, то есть обновления драйверов, той же прошивки FPGA и MCU должны регулярно доставляться платящим заказчикам и автоматически обноляться на их системах.

В этом случае возникновение клонов Вашего продукта будет говорить только о том, что Вы достигли немеренного успеха, и как говорят бывалые инвесторы - "это проблемы, которые мы хотим иметь". А Вы, при условии постоянного вложения сил и средств в дальнейшее развитие продукта все равно будете иметь элитный сектор рынка, по Вашему продукту, а производители клонов будут обслуживать те сектора, которые Вам по большому счету и не нужны.

Вот так.

Автор: klop Nov 2 2006, 13:43

Цитата(vleo @ Nov 2 2006, 16:28)

Автор: Al Volovich Nov 22 2006, 15:20

У Lattice есть очень симпатичная серия LFXP - FPGA со встроенной защищаемой флэш. Стоит подешевле Actel.
http://electronix.ru/redirect.php?http://www.latticesemi.com/products/fpga/xp/index.cfm

Автор: Tornado-Alex Dec 8 2006, 15:13

Некоторое время назад был вынужден озадачиться эти вопросом, но почитав это:

Цитата(vleo @ Nov 2 2006, 13:28)

Автор: Styv Jan 5 2007, 13:19

А ктонибудь использовал микросхему DS2432 Secure EEPROMs для защиты проектов на ПЛИС?

 xapp780.pdf ( 113.89 килобайт ) : 249

Автор: Curious Feb 6 2007, 04:24

Цитата(Styv @ Jan 5 2007, 13:19)

Автор: Raimis Feb 19 2007, 20:58

Случайно наткнулся на интересный фич спартана 3а. Хилинх утверждает, что онная FPGA имеет серийный номер и на той основе можно зделать защиту от копирования прошивки! Но на ихнем сайте ненашел толком описанного способа защиты. На новом Импакте есть опция 'Spartan 3an - data protect', но как она работает - неясно. Может кто нибудь интересовался этим вопросом и сможет просветить? И еще не очень понятно продается уже s3a или нет?

Автор: Мастер-Ломастер Feb 28 2007, 22:05

новьё от Xilinx

The new Spartan™-3AN FPGA platform signifies a breakthrough marriage of uncompromised SRAM FPGA and leading-edge Flash technologies. With highly advanced on-chip security features, the Spartan-3AN platform provides a cost-effective solution to help prevent reverse-engineering, cloning, and unauthorized overbuilding. Furthermore, designers can achieve superior system flexibility with up to 11Mb of integrated user Flash

Автор: RHnd Apr 28 2007, 11:42

В догонку к пункту 3.1 приведу картинку, которая распространяется в рамках Altera Training Courses:

Автор: Chudik Jun 4 2007, 17:18

Я правильно понимаю, что я задаю ключ в FPGA (Virtex 4 с батарейкой) и потом могу пересылать заказчику битстрим, шифрованный этим ключом? На плате, куда я зашил в ПЛИС этот ключ мой битстрим будет работать без проблем, но ни для чего больше он не будет годен. Так?

Автор: Maksim Jun 10 2007, 11:17

Цитата(Chudik @ Jun 4 2007, 21:18)

Автор: mASIC Jul 7 2007, 20:57

Цитата(vleo @ Nov 2 2006, 16:28)

Автор: Евгений Николаев Aug 20 2007, 05:43

Простенький вариант для защиты, например, FPGA серии Cyclone, загружающихся с конфигурационной микросхемы.
Используем в проекте мегафункцию altasmi_parallel, которая может читать ID-код конфигурационной микросхемы. В проекте создаем функцию чтения этого ID и сравнения с константой.
Перед прошивкой, читаем этот ID, закладываем его в качестве константы в проект, компилируем, прошиваем. Выходит, что эта же прошивка с другой конфигурационной микрухой работать не будет.
+) программная простота решения (готовая мегафункция).
+) отсутствие дополнительных схемных наворотов (штатный вариант AS-конфигурирования).
+) внешняя незаметность защиты (на первый взгляд, конечно).
-) индивидуальный подход к каждой прошивке (мелочь, но неприятно).
-) возможность обхода, путём установки промежуточной ПЛМ, которая будет при чтении ID подсовывать значение, снятое с оригинальной прошивки, вместо читаемого с любой другой микросхемы.
-) затраты логической структуры ПЛИС на функцию чтения и сравнения.

Автор: Gate Aug 20 2007, 10:18

Цитата(Евгений Николаев @ Aug 20 2007, 09:43)

Автор: cupertino Aug 20 2007, 20:57

Цитата(mASIC @ Jul 7 2007, 13:57)

Автор: mASIC Oct 23 2007, 20:37

Цитата(cupertino @ Aug 20 2007, 23:57)

Автор: cupertino Oct 23 2007, 21:45

Цитата(mASIC @ Oct 23 2007, 13:37)

Автор: mASIC Oct 24 2007, 20:09

Цитата(cupertino @ Oct 24 2007, 00:45)

Что такое "фирменный алгоритм"? Я AES знаю очень хорошо, и причем один: http://electronix.ru/redirect.php?http://csrc.nist.gov/archive/aes/index.html. Пожалуйста, поделитесь Вашими знаниями о 299 остальных (можно не обо всех. хотя бы один пример )

Автор: cupertino Oct 24 2007, 20:58

Цитата(mASIC @ Oct 24 2007, 13:09)

Автор: mASIC Oct 24 2007, 21:04

Цитата(cupertino @ Oct 24 2007, 00:45)

Автор: cupertino Oct 24 2007, 21:15

Цитата(mASIC @ Oct 24 2007, 14:04)

Автор: mASIC Oct 24 2007, 21:21

Цитата(cupertino @ Oct 24 2007, 23:58)

Автор: cupertino Oct 24 2007, 22:13

Цитата(mASIC @ Oct 24 2007, 14:21)

Автор: mASIC Oct 26 2007, 21:03

Цитата(cupertino @ Oct 25 2007, 01:13)

Автор: Xenix Nov 16 2007, 18:12

Цитата(dxp @ Oct 23 2006, 10:20)

Автор: cupertino Nov 17 2007, 00:54

Цитата(Xenix @ Nov 16 2007, 10:12)

Автор: Xenix Nov 19 2007, 09:23

Цитата(cupertino @ Nov 17 2007, 03:54)

Автор: Aprox Dec 18 2007, 10:45

Цитата(Tornado-Alex @ Dec 8 2006, 18:13)

Некоторое время назад был вынужден озадачиться эти вопросом, но почитав это:
пришёл к выводу, что vleo даже очень прав, за что большой ему!
Максимум, что можно сделать, так это натыкать "простеньких" защиточек, но во все элементы системы, чтобы как минимум принудить злоумышленника прибегнуть к поиску специалистов разных направлений деятельности от PCB-дизайнера до программера верхнего уровня (или выше).
А если он (злоумышленник) сможет собрать такую команду, то смысл чего-то "ломать"? уже проще свою систему сделать

Автор: Бэд Feb 18 2008, 10:06

Цитата(Aprox @ Dec 18 2007, 16:45)

Автор: vetal Apr 10 2008, 17:59

хм...подниму-ка тему.
Практически все варианты защиты информации, обрабатываемой и выдаваемой с помощью SRAM FPGA вызывают у меня большие сомнения.
В голову пришла одня мысля :
1. В загрузочном ПЗУ висит типовая прошивка, работающая в открытом режиме буз ограничений на продажу.
2. Для специальных заказчиков существует специальная прошивка, загружаемая в плиску с какой-нибудь машины под управлением МСВС(или переносного бластера), сожержащая дополнительные функциональные узлы

Таким образом защита закрытого функционала лежит на плечах потребителя закрытой информации. Основным приципом защиты информации будет являться отсутствие защищаемой информации

Автор: makc Apr 10 2008, 19:10

Цитата(vetal @ Apr 10 2008, 21:59)

2. Для специальных заказчиков существует специальная прошивка, загружаемая в плиску с какой-нибудь машины под управлением МСВС(или переносного бластера), сожержащая дополнительные функциональные узлы

Таким образом защита закрытого функционала лежит на плечах потребителя закрытой информации. Основным приципом защиты информации будет являться отсутствие защищаемой информации

Автор: rv3dll(lex) May 22 2008, 08:32

Цитата(dxp @ Oct 23 2006, 11:20)

Автор: disel May 22 2008, 08:38

Цитата(rv3dll(lex) @ May 22 2008, 12:32)

Автор: Splice Sep 18 2008, 19:15

На мой взгляд самый лучший способ защиты ПЛИС это использование их по назначению. Т.е. отработать проект на ПЛИС и потом заказать чип. Другие способы мало эфективны, благо существуют фирмы предлогающие считывание проекта даже с установленным битом секретности. Да и вообще всё что сделано руками человека можно сломать руками человека!

Автор: blackfin Sep 19 2008, 02:34

Статья по теме: http://electronix.ru/redirect.php?http://electronicdesign.com/Articles/Print.cfm?AD=1&ArticleID=19283

Автор: zombi Oct 16 2008, 23:04

Народ! А расскажите про защиту в MAX II пожалуйста поподробнее.
Я в англицком не силен и не уверен что правильно понимаю че там в даташитах пишут.

Автор: Quater Jan 13 2009, 21:03

Если кто слышал про Actel то их ФПГА не возможно скопировать Это подтверждает армия какой европейской страны не помню но анализ ИС это фирмы я видел сам.

Автор: Gate Jan 14 2009, 10:25

Цитата(Quater @ Jan 14 2009, 00:03)

Автор: vetal Jan 14 2009, 10:41

Автор: SM Jan 19 2009, 08:39

А кто нибудь обладает реальными знаниями по поводу LFXP и LFXP2 - в части того, в каких там металлизациях идут данные загрузки флеш-срам, т.е. на сколько сложно их снять после вскрытия?

Автор: Waldemarius Jan 28 2009, 10:22

На счет защиты данных в Xilinx, будут полезны следующие ссылки:

http://electronix.ru/redirect.php?http://www.xilinx.com/support/documentation/user_guides/ug191.pdf (Virtex-5 Configuration User Guide)
see the "Bitstream Encryption" section

http://electronix.ru/redirect.php?http://www.xilinx.com/publications/xcellonline/xcell_52/xc_pdf/xc_v4security52.pdf (Lock Your Designs with the Virtex-4 Security Solution)
Useful for battery concerns (though the encryption algorithm is different):

http://electronix.ru/redirect.php?http://www.xilinx.com/support/documentation/application_notes/xapp766.pdf (Using High Security Features in Virtex-II Series FPGAs)

For a general overview (the approached are different per product family), you may find this useful:

http://electronix.ru/redirect.php?http://www.xilinx.com/products/design_resources/security/ (Design Security Solutions)

Автор: S_Hawk Aug 15 2009, 17:17

А слышал ли кто-нибудь о наличии уникального номера в Альтеровских ПЛИСах (Циклонах, к примеру), который был бы доступен заливке? Или это только слухи?
Понятно, что в новых циклонах III LS есть уже поддержка шифрования заливки, а вот как бы в обычном III найти какую-нибудь уникальность?

Автор: leva87 Dec 3 2009, 06:35

Есть ли в циклонах что-то наподобии как у ксайлинкса читать DNA. Т.е. можно ли прочитать номер плисины внутренними ресурсами?
Тогда можно было бы в прошивке указать диапазон номеров с которыми эта прошивка дружит.

Автор: Aprox Apr 12 2010, 16:53

Я конечно дико извиняюсь, но напоминаю о преимуществах совместного использования готовых кристаллов MCU, например на базе ARM, и собственно FPGA. Мало того, что это более эффективно как в денежном, так и во временном отношении, - такой подход позволяет защитить проект целиком с разумной степенью надежности. Hе надо лепить SoC. SoС- это плохо. Достаточно разделить проект на две параллельно работающие части,- одна в FPGA, другая в MCU. А MCU- закрыть битами секретности. И все! На 99,999% защита обеспечена. А больше по практике дел- и не нужно.

Автор: zombi Aug 31 2010, 11:29

Китайцам глубоко пофигу любые биты секретности что в FPGA что в MCU. Гланое приклеить к себестоимости пару-тройку баксов и продавать тысчамыи или лымонами!

Автор: essev Sep 22 2010, 09:26

А если рассматривать простое и недорогое (примерно 3000-4000 рублей) устройство логика, которого не сильно сложна, но тем не менее нужно его защитить от тупого копирования.


Если взять Циклон + МК (АВР).

И реализовать следующий алгоритм:

1) FPGA генерит число (берет меняющиеся данные со входной шины и подмешивает туда данные от ген. псевдослуч. последовательности).
2) полученное число из п.1 пропускает через секретный ключ.
3) посылает число из п.2 в МК
4) МК пропускает полученное число через такой же секретный ключ как и в пункте 2.
5) МК возвращает число из п.4 в FPGA
6) FPGA сравнивает число из п.5 с числом из п.2 и производит сравнение.





Или еще усложнить алгоритм:


1) FPGA генерит число (берет меняющиеся данные со входной шины и подмешивает туда данные от ген. псевдослуч. последовательности).
2) полученное число из п.1 пропускает через секретный ключ_1.
3) посылает число из п.2 в МК
4) МК пропускает полученное число через ключ_1 как и в пункте 2.
5) МК пропускает число еще через один ключ_2
6) FPGA декодирует данные ключом_2 ,а потом уже ключом_1 и производит сравнение.



Данный алгоритмы запускать в разные моменты времени и при несовпадении п.6 устройство отключается.
Чтобы не усложнять логику - разрядность задать = 32/64 бита.


А еще всю схему залить эпоксидкой.



Надолго ли такие методы защитят устройство от копирования и сделают ли стоимость копирования соизмеримым с новой разработкой?

Автор: zombi Sep 24 2010, 17:03

Цитата(essev @ Sep 22 2010, 12:26)

Автор: Aprox Oct 5 2010, 17:49

Цитата(zombi @ Sep 24 2010, 21:03)

Автор: MHC Oct 6 2010, 19:40

Цитата(Vitus @ Feb 2 2005, 12:12)

Автор: essev Oct 8 2010, 11:35

то есть скопировать в "свое" конф. ПЗУ чей-то битстрим не легко?

Автор: stalker123 Oct 12 2010, 16:40

А возможно ли вообще декомпилировать прошивку?

Суть вот в чем:

1. Ставим ROM с серийным номером на плату с плис
2. Пишем Tcl-скрипт для квартуса, который:
- читает этот серийный номер через jtag ПЛИС;
- генерит файлик *.v с этим серийным номером;
- пересобирает проект и шьет ПЛИС;
3. Логика прошитая в ПЛИС при включении сравнивает
считанный номер с прошитым, и если не они совпадают, блокирует работу
основной программы.

По идее, если нельзя в битовом потоке подменить этот номер, то копировать
устройство не получится.

Автор: VladimirB Oct 12 2010, 20:53

Цитата(stalker123 @ Oct 12 2010, 20:40)

Автор: Rocky89 Oct 19 2010, 07:18

Кто подскажет формат sof файла.

Автор: _Макс Oct 29 2010, 12:28

Меня также заинтересовала эта тема. Читал про DNA от Xilinx в Startan-3A и Spartan-6 (последний по большому счету интересуют). Как я понял там конфигурация жестко привязываться к некоему серийному номеру чипа, который можно прочитать (как снаружи так и изнутри), но нельзя изменить. Мое понимание верно? Нужно ли для каждого чипа пересобирать проект для соответствия конфигурации с уникальным номером чипа?

Автор: FAE_SKV Nov 2 2010, 10:34

Цитата(essev @ Sep 22 2010, 13:26)

Автор: skilful Nov 4 2010, 12:44

а что делать если раньше только работал с альтерой? . обидно что альтера "подкинула" проблем. хоть бы маленькую флеш встроили внутрь с защитой от чтения

Автор: Shtirlits Nov 4 2010, 13:39

если раньше работал только с альтерой, то не стоит переживать - это как паровоз, если видел один, то считай, что видел все.

Автор: VladimirB Nov 4 2010, 14:19

Цитата(_Макс @ Oct 29 2010, 15:28)

Автор: Shtirlits Nov 4 2010, 14:25

Для меня удивительно, почему так пугает перспектива менять прошивку ради каждого экземпляра.
Даже переразводка делается без участия человека. Накупил (арендовал) компьютеров, зарядил скрипт, изготовил сколько нужно экземпляров прошивки и применяй для контроля производства.

Автор: DW0 Nov 9 2010, 21:48

Цитата(Shtirlits @ Nov 4 2010, 16:25)

Автор: Shtirlits Nov 10 2010, 00:33

QUOTE (DW0 @ Nov 10 2010, 00:48)

Автор: dvladim Nov 15 2010, 08:11

Цитата(Shtirlits @ Nov 10 2010, 03:33)

Автор: PVL Feb 23 2011, 12:11

Переведу на русский предыдущего оратора. Внутрь ПЛИС загоняется модуль генерирующий ключи. Снаружи ставится однократно программируемый микроконтроллер с аналогичным алгоритмом генерации. ПЛИС пишет числа в алгоритм генерации ключей как во внутренний модуль так и в микроконтроллер, периодически считывает ХЭШ из последнего и сравнивает с внутренним. Если ХЭШи не совпадают - баста. Для нормальной работы достаточно одного пина ПЛИС. Алгоритм генерации ключей должен иметь длину сходимости в несколько лет.

Автор: karatel2009 Mar 2 2011, 08:30

Все что создано человеком так или иначе будет взломано!!!! вопрос во времени!!!!

Автор: Reanimator++ Apr 22 2011, 13:50

Таким образом защита тиражирования переводится на МК, задача чтения прошивки которых решается в пределах нескольких тысяч зеленых..

Автор: FAE_SKV May 23 2011, 16:33

Цитата(Quater @ Jan 14 2009, 01:03)

Цитата(Gate @ Jan 14 2009, 14:25)

Цитата(karatel2009 @ Mar 2 2011, 12:30)

Автор: des00 May 23 2011, 16:43

Цитата(FAE_SKV @ May 23 2011, 11:33)

Автор: Eastern Jul 31 2011, 10:47

Как предпочтительно делать конфигурацию FPGA с точки зрения обсуждаемой здесь темы: через битстрим загружаемый через ПО, через конфигурационную Flash или прошивать саму FPGA ?

Автор: thinkerreed Aug 31 2011, 13:13

Цитата(Shtirlits @ Nov 10 2010, 04:33)

Цитата(FAE_SKV @ May 23 2011, 20:33)

Автор: =SSN= Aug 31 2011, 13:19

Цитата(thinkerreed @ Aug 31 2011, 17:13)

Похоже, единственно надёжный вариант - уникальный номер у самой FPGA. Придётся наверное переползать на Spartan 3A с третьего циклона. И чего альтера такую фичу не сделает.

Автор: thinkerreed Aug 31 2011, 14:02

Цитата(=SSN= @ Aug 31 2011, 17:19)

Автор: Putnik Dec 8 2011, 13:27

Цитата(thinkerreed @ Aug 31 2011, 18:02)

Не, в CycloneIII LS есть "Configuration security using advanced encryption standard (AES) with 256-bit volatile key", это совсем не то, что "Device DNA" у ксайлинкса. А у Cyclone IV и того нет (или я в упор не вижу ).

Автор: bark Jan 27 2012, 10:13

Подскажите как собсно пользоваться этой Configuration security ? (Stratix IV)
сейчас пытаюсь сделать Volatile Key. батарейка присобачена.

что-то я совсем запутался с документацией.. в инструкции к стратиксу строчка:
Program the user-defined 256-bit AES keys to the Stratix IV device through the JTAG interface. и всё. а как и что и куда?

в документации к программеру тоже как-то не нашел толком нужной информации.

как я понимаю нужно сделать файл flash зашифрованный (незашифрованный уже делал через NiosII command Shell) и потом прошить этот же ключ в Стратикс.

но как понять не могу =(

___
update
нашел документ an556.pdf "Using the Design Security Feature in Stratix IV"
вроде оно.

Автор: bark Jan 27 2012, 15:54

Дополнение к предыдущему посту.

По инструкции альтеры можно зашифровать .sof файл в какой-то другой формат, пример .pof
А по инструкции к моей плате в неё надо заливать файл .flash

как скрестить эту ситуацию?

Как сконвертировать .sof файл в .flash с шифрщвкой данных?
Квартусовский Convert Programming Files этого не умеет.

плата программируется через командную строку Nios II EDS command shell.
там сначала используется команда sof2flash для конвертации, но в ней я не нашел вариантов для шифровки.
потом командой nios2-flash-programmer заливается .flash файл в железяку.

как всё это соглассовать?

и ещё в документации альтеры есть такая штука KEY_VERIFY JTAG instruction для проверки есть ли в FPGA зашитый ключ и в каком варианте он туда зашит.
как собсно вычитать эту информацию? не работал никогда с JTAG instruction.

Автор: SM Jan 27 2012, 16:23

Цитата(essev @ Sep 22 2010, 13:26)

Цитата(Putnik @ Dec 8 2011, 17:27)

Автор: Stewart Little Jan 27 2012, 17:06

Цитата(bark @ Jan 27 2012, 18:54)

Автор: bark Jan 28 2012, 00:47

Цитата(Stewart Little @ Jan 27 2012, 19:06)

Автор: nh4t Apr 6 2012, 03:59

Прошу совета .
Поставлена задача : защитить конфигурацию маленького Cyclone_2, 3, 4 от подмены ( anti-tampering).
При этом защита конфигурации от копирования для Cyclone-2,3,4 полагается невозможной и не рассматривается.
С3-LS-также не рассматривается.

Подскажите пожалуйста - насколько эффективно будет следующее решение :

1. В ПЛИС, помимо основной логики , встраивается генератор хеш-функции ( к примеру - SHA),
не имеющий с основной логикой никаких логических связей.

2.Оставшееся от основных функций свободное простанство ПЛИС по возможности максимально
заполняется ложной логикой , не имеющей отношения к основной функции.

3. Внешний по отношению к ПЛИС микроконтроллер периодически , со случайным интервалом ,
отправляет во встроеный в ПЛИС генератор хэш массив случайных чисел и получает результат.

4. На основании правильного результата микроконтроллер делает вывод не только о работоспособности генератора хэш,
но и о достоверности всей конфигурации ПЛИС, включая не относящуюся к генератору хэш основную логику.

Основа метода - перехваченую прошивку трудно отреверсить.

Автор: DAV Apr 6 2012, 12:05

Господа, а не кто не пробовал делать на DS28E01 от Максима.

 DS28E01_100.pdf ( 195.01 килобайт ) : 212
 ___________.pdf ( 394.54 килобайт ) : 104

Автор: Leka May 28 2012, 21:43

http://electronix.ru/redirect.php?http://forum.ixbt.com/topic.cgi?id=8:23617:2481#2481

Автор: MishaN Jun 2 2012, 20:09

Как на счет Lattice, есть встроенная Flash в XP2 и помладше XO2 сериях, при этом она еще и может быть использоваться как юзерская, или дажа для исполнения кода их 8 или 32 процессоров. Получается SoС
у XP2 есть встроенный AES128, так что прошивка надежно закрыта.
Если говорить о SRAM FPGA, тот же блок есть у ECP3 семейства, что обеспечивает безопасную работу с внешней SPI кофигурационной памятью.

Еще XO2 и XP2 семейства можно сделать OTP - тоесть запретить вобще менять прошивку(иногда полезно от подмены программы для банковского оборудования)

Автор: nh4t Jun 7 2012, 07:01

Цитата(MishaN @ Jun 3 2012, 05:09)

Автор: wolfman Jun 7 2012, 08:22

У нас делали удаленную загрузку ПЛИС.

Автор: MishaN Jul 14 2012, 23:33

Цитата(nh4t @ Jun 7 2012, 11:01)

Автор: Corner Jul 26 2013, 18:03

Цитата(Reanimator++ @ Apr 22 2011, 17:50)

Автор: maklein May 27 2014, 23:21

Добрый день!

Пытаюсь найти решение вот по какому вопросу - есть Отладочный борд De1 CyClone II. Туда залита прошивка. руководство хочет слить оттуда прошивку, чтобы можно было мне на борде поиграться, а исходную прошивку если что - то можно было вернуть. Вот. А исходников конечно же нет.

Ткните в каком направлении смотреть.

Автор: Stewart Little May 28 2014, 02:15

Цитата(maklein @ May 28 2014, 07:31)

Пытаюсь найти решение вот по какому вопросу - есть Отладочный борд De1 CyClone II. Туда залита прошивка. руководство хочет слить оттуда прошивку, чтобы можно было мне на борде поиграться, а исходную прошивку если что - то можно было вернуть. Вот. А исходников конечно же нет.

Автор: Stepashka22 Oct 30 2014, 09:44

Второй день не могу найти инфу!!! Кто-нибудь знает есть ли защита от слива прошивки в CYCLONE IV???
Еще вопрос в программаторе QUARTUS стала не активна галка под security bit почему???

Автор: SM Oct 30 2014, 09:52

Цитата(Stepashka22 @ Oct 30 2014, 12:44)

Автор: Stepashka22 Oct 30 2014, 09:56

Цитата(SM @ Oct 30 2014, 17:52)

Автор: kuchynski Nov 20 2014, 06:20

Подскажите ленивому пожалуйста.
Что это за формат файла *.vhd, при открытии которого выводятся непонятные символы? И как такие файлики создаются. Спасибо.

Автор: Stewart Little Nov 20 2014, 07:12

Цитата(kuchynski @ Nov 20 2014, 09:20)

Автор: lesha73 Nov 20 2014, 10:25

Цитата(kuchynski @ Nov 20 2014, 08:20)

Цитата(Stewart Little @ Nov 20 2014, 09:12)

Автор: sashko_g Nov 24 2014, 15:27

Опишу свой опыт защиты прошивки. Используется ПЛИС Xilinx Spartan-3AN. Корпус BGA, встроенная флешка. Как оказалось, никакой защиты это не дает: в прошивке предусмотрен бит запрещающий вычитывание этой прошивки из ПЛИСА (Disable Readback). В настройках флешки (которые указываются при заливке прошивки) есть бит запрещающий только перезапись флешки, но не вычитывание из нее. В результате прошивка никак не защищена.

В результате, пришлось для защиты использовать проверку DNA.

Вот тут, кстати, ответ самого Xilinx о защите прошивки: http://electronix.ru/redirect.php?http://www.xilinx.com/support/answers/40360.html

Автор: kkk-102 Nov 26 2014, 03:59

Добрый день!
Кто сталкивался с Actel A42MX16?
Подскажите можно ли выдернуть прошивку у неё?, если включена защита?

Автор: andrewkrot Dec 12 2014, 11:09

Сегодня попытался считать прошивку со своей "залоченной" платы с XC3S50AN-TQ144. К великому моему удивлению все получилось и считанное с успехом зашилось в другую плату.... так как прпоект свой то начал поиски косяков, и ничего не нашел. Все опции запретов доступа выставлены. Для экспериментов создал мигалово светиком в ISE92 и в ISE10 - других версий нет. И все подтвердилось - прошивку можно считать и прошить другой кристалл! Считывал WebPack-ом из LabTools 14.7. Программатор вот этот - http://electronix.ru/redirect.php?http://starterkit.ru/html/index.php?name=shop&op=view&id=17 Я в шоке!!! Пожалуйста, у кого проекты на XC3S50AN-TQ144 попробуйте считать прошивку. Я уж не знаю в какую сторону копать - может кристаллы попались паленые???

Автор: sashko_g Dec 12 2014, 11:45

Цитата(andrewkrot @ Dec 12 2014, 15:09)

Сегодня попытался считать прошивку со своей "залоченной" платы с XC3S50AN-TQ144. К великому моему удивлению все получилось и считанное с успехом зашилось в другую плату.... так как прпоект свой то начал поиски косяков, и ничего не нашел. Все опции запретов доступа выставлены. Для экспериментов создал мигалово светиком в ISE92 и в ISE10 - других версий нет. И все подтвердилось - прошивку можно считать и прошить другой кристалл! Считывал WebPack-ом из LabTools 14.7. Программатор вот этот - http://electronix.ru/redirect.php?http://starterkit.ru/html/index.php?name=shop&op=view&id=17 Я в шоке!!! Пожалуйста, у кого проекты на XC3S50AN-TQ144 попробуйте считать прошивку. Я уж не знаю в какую сторону копать - может кристаллы попались паленые???

Автор: andrewkrot Dec 12 2014, 21:18

Спасибо.. Однако печально(

Автор: x736C Jan 21 2015, 14:23

История успеха :D ТС не смог расколоть защиту предыдущего спеца. Может и автор тут отпишется в итоге)

http://electronix.ru/redirect.php?http://radiokot.ru/forum/viewtopic.php?f=60&t=77157

А по теме.. Существует фирма, которая специализируется на разработке защищенных МК. Сами МК довольно посредственные, но основная фишка в высоком уровне защиты от разного рода атак, включая атаки по питанию, вскрытию корпуса, стравливанию и т.п. Вместо CPLD или МК популярных серий можно предложить воспользоваться ими. А вот названия не припомню, кто захочет - нагуглит.

Цитата(Quater @ Jan 14 2009, 00:03)

Автор: x736C Jan 21 2015, 19:00

Нашел буклет с выставки. Может кому-то информация будет полезной.
Inside Secure отпочковалось от Atmel

Например
http://electronix.ru/redirect.php?http://www.insidesecure.com/content/download/1233/7478/version/2/file/AT90SC9604RV.pdf
Security
• Dedicated Hardware for SPA/DPA/SEMA/DEMA Attacks
• Advanced Protection Against Physical Attack, Including Active Shield, EPO, Slope Detector, Parity Errors
• Environmental Protection Systems
• Voltage Monitor
• Temperature Monitor
• Light Protection

Автор: SM Jan 21 2015, 19:43

Цитата(x736C @ Jan 21 2015, 22:00)

Автор: doc321 Jan 29 2015, 11:15

Цитата(SM @ Jan 21 2015, 19:43)

Автор: Мур Dec 16 2015, 09:52

Шаловливые рученьки...
http://electronix.ru/redirect.php?http://www.eetimes.com/author.asp?section_id=36&doc_id=1327061

Автор: vladeg Mar 21 2016, 17:02

Кто знает, EPCS1 брутфорсить можно? Или она залочится после нескольких попыток?
Без кода, она даже не стирается. Данные из нее мне не нужны.
Хочу перепрограммировать устройство своей прошивкой, без замены флэш.

Автор: dvladim Mar 21 2016, 19:49

Ничего не путаете?
EPCS пассивная и секретности там никакой.

Автор: vladeg Mar 31 2016, 22:10

9-й quartus как бы стирал и как бы писал, но ни верификация ни бланк чек не проходили. Я вспомнил, что залоченые мах2 так же себя вели, и вот, поспешил с выводами.

12-й quartus сразу сказал, что не может писать и стирать, так как есть защищенные сектора. Поставил галку в настройках, и все заработало. В 9-ом такой опции не нашел.

Автор: minervenumb Aug 16 2018, 05:26

Добрый день. Кто-нибудь пробовал использовать Altera (Intel FPGA) Design Security Features с OpenCL SDK? Устройство 20 nm.
Документ AN556 даёт понять, что нужно закодировать .rbf файл. Файл top.rbf, который создаёт компилятор OpenCL, является rbf для частичной реконфигурации, поэтому с ним не работает qcrypt. Закодировать его при помощи quartus_cpf не получается (создаётся незашифрованный файл), но Quartus GUI всё же создаёт, вроде бы, зашифрованный файл (на 1.5 Мб больше размером). Однако если я просто записываю содержимое получившегося "зашифрованного файла" в .aocx файл, программа спокойно работает с этой прошивкой, хотя в девайс никакой ключ не был закодирован.
Если я зашиваю ключ в девайс через quatus_pgm (.ekp) или quartus_jli (.jam), OpenCL перестаёт контактировать с девайсом: запуск приложения или команды aocl (diagnose) вызывают ошибку PCIe-to-fabric read test failed. Что с этим делать, я пока не представляю.
Интересно именно использование защиты с проектом, написанным на OpenCL.