Версия для печати темы

Нажмите сюда для просмотра этой темы в обычном формате

Форум разработчиков электроники ELECTRONIX.ru _ Языки проектирования на ПЛИС (FPGA) _ Низкоуровневая верификация TCP/IP стека в FPGA

Автор: RobFPGA Sep 28 2018, 15:38

Приветствую!

Собственно subj. Озадачили меня вот. cranky.gif

Есть некая реализация TCP/IP покрытая неким подобием функциональных тестов. И надо бы проверить на соответствие всяким RFC. Понятное дело можно учитаться спецификациями вусмерть (и кажется мне этого не избежать). Но может есть что для более легкого старта - типа набора скриптов/сценариев покрывающих основные требования. Или библиотеки какие для генерации пакетов по таким сценариям. Чтобы можно было их например прикрутить их через DPI к симулятору.

В общем пытаюсь схалявить набрать крит. массу информации для осознания глубины проблемы.

Удачи! Rob.

Автор: TRILLER Sep 28 2018, 20:43

Цитата(RobFPGA @ Sep 28 2018, 18:38) *
Приветствую!

Собственно subj. Озадачили меня вот. cranky.gif

Есть некая реализация TCP/IP покрытая неким подобием функциональных тестов. И надо бы проверить на соответствие всяким RFC. Понятное дело можно учитаться спецификациями вусмерть (и кажется мне этого не избежать). Но может есть что для более легкого старта - типа набора скриптов/сценариев покрывающих основные требования. Или библиотеки какие для генерации пакетов по таким сценариям. Чтобы можно было их например прикрутить их через DPI к симулятору.

В общем пытаюсь схалявить набрать крит. массу информации для осознания глубины проблемы.

Удачи! Rob.

Ну надо же!
Прошу прощения за грубость. sm.gif
Случайно не Бостон?

Автор: RobFPGA Sep 28 2018, 20:47

Приветствую!

Цитата(TRILLER @ Sep 28 2018, 23:43) *
...
Случайно не Бостон?
Нее - так далеко от родного дома я еще на уехал sm.gif

Удачи! Rob.

Русская версия Invision Power Board (http://www.invisionboard.com)
© Invision Power Services (http://www.invisionpower.com)