Рекомендации по трассировке DDR3, Хватит ли 4х сигнальных слоёв для моего случая? Опции

[Шухарт]

Правильно, так и есть. Куда положили бит, оттуда и взяли, а какой у него номер не важно.

Спасибо.
Правда мне коллега уверяет что DQ0 и DQ8 нельзя трогать. Он заблуждается или это какое-то исключение?

[Uree]

Это надо проверять по какой линии работает write-leveling в контроллере и в самой памяти. Если строго в нулевом бите - то придется оставлять его на месте и менять только остальные семь.

[Шухарт]

Это надо проверять по какой линии работает write-leveling в контроллере и в самой памяти. Если строго в нулевом бите - то придется оставлять его на месте и менять только остальные семь.

Похоже лучше их не трогать от греха подальше)

[EvilWrecker]

Что за чушь, сколько раз уже было за это сказано- свапьте спокойно, нету там фиксированных битов.

[Шухарт]

В итоге вышел каменный цветок. Прошу оценить и раскритиковать)
1-TOP
2-GND1
3-Int1
4-PWR1
5-PWR2
6-Int2
7-GND2
8-BOT

На L3 у меня справа Byte0 (32мм), слева- Адреса и команды длиной 62мм
На L6 у меня справа Byte1 (32мм), слева- Адреса и команды длиной 62мм
На топе сигнал RAS и подтягивающие резисторы
Снизу платы дифпара CK, два адреса и RST#, резисторы и кондёры

И сразу вопрос, какой длины надо делать дифпару CK? Сейчас она около 55мм.
У ксайлинкса написано -CK and DQS trace lengths must be matched (±250 mil) to maximize setup and hold
margins. То есть мне её по хорошему надо сократить до 32мм. С другой стороны где-то читал что клок должен быть равен или даже длинее адресов.

Эскизы прикрепленных изображений

 

[bigor]

Как то слишком много получилось...
Неужели короче нельзя было?
Да и есть ли смысл ровнять на столь малом расстоянии?
И терминаторы с конденсаторами следует заменить на 0402.

[Шухарт]

Как то слишком много получилось...
Неужели короче нельзя было?

Короче? Байты точно нельзя было. Максимальный адрес первоначально был 50мм, пришлось сдвинуть его влево (нарастив на 10мм) чтобы внутри этого кольца дуги других дорожек уместились.

Да и есть ли смысл ровнять на столь малом расстоянии?

Я не знаю. В рекомендациях Ксайлинкса ничего не увидел про что что на малых расстояниях можно пренебречь разбегом длин

И терминаторы с конденсаторами следует заменить на 0402.

А для чего?

Сообщение отредактировал Шухарт - Apr 23 2018, 09:17

[Aner]

Да что то много, что то не оч вписывается. Длины "большие" против одного "красного". Вы учли длину проводников внутри чипа? В топе мало. Я бы больше трамбонов ставил в таком случае чем гармошек.

на 0402 однозначно!

[ClayMan]

Да, адреса выглядят как-то избыточно длинно. Шаг контроллера похож на 1мм - если так, то теоретически можно протащить две трассы по 100мкм между переходными 0.2х0.5мм в местах, где совсем уж никак по-другому (но на практике зависит от параметров вашей платы конечно). Сейчас из-за пары сигналов группы addr+ctrl, которые не пролезли, пришлось такой огород городить. Терминаторы по идее можно поближе к памяти поставить, зачем увеличивать длину их подключения? Клиренсы между сигналами большие - это хорошо конечно, но как-то уж очень много места съедено. Ну и если уж адреса разбросали между внешними и внутренними слоями (что тоже нежелательно), то при выравнивании обязательно нужно учитывать задержку, а не голую длину - в итоге трассы на внешнем слое физически окажутся длиннее.

[Aner]

Верно подмечено. Если трасса на верху то E~1, если вниутри то E~4 +\- (см точный у материала FR-4 на нужной частоте). То длина внутренней трассы может сократиться вдвое. Ну и в Si9000 проверить можно.

[Uree]

Если трасса на верху то E~1, ... То длина внутренней трассы может сократиться вдвое. Ну и в Si9000 проверить можно.

Шутите? Трасса в воздухе зависла или все-таки на плате лежит, да еще и маской прикрыта?





Разница в задержках чуть больше 10% так что никакой 2-кратной разницы в длине не будет.

[Шухарт]

С терминаторами учту..

А чем чревата "размашистость" трассировки DDR3? Место на плате есть. В этих внутренних слоях я мало буду сигналов вести.

Uree, а можно ваше мнение услышать?


И никто не ответил на вопрос. И сразу вопрос, какой длины надо делать дифпару CK? Сейчас она около 55мм.
У ксайлинкса написано -CK and DQS trace lengths must be matched (±250 mil) to maximize setup and hold
margins. То есть мне её по хорошему надо сократить до 32мм. С другой стороны где-то читал что клок должен быть равен или даже длинее адресов.-

[Uree]

А что Вы хотите услышать? Есть место - пусть себе лежат трассы, что тут еще советовать Зазоры между ними есть, зазоры к остальным сигналам есть - и хорошо.

А что Вас смущает с клоком? Если группа клок-адреса-управления выравнена, то требования соблюдены. Со стробами выравнять клок в общем случае практически нереально, но тут write-leveling помогает, поэтому не знаю откуда и к чему требование о "must be matched (±250 mil)".

[Шухарт]

А что Вы хотите услышать? Есть место - пусть себе лежат трассы, что тут еще советовать Зазоры между ними есть, зазоры к остальным сигналам есть - и хорошо.

Чисто из объективности хотел вас услышать. Как я понял у вас в трассировке ДДР большой опыт. Ну и вдруг я чего-то не вижу и допустил какую-то грубую ошибку)

А что Вас смущает с клоком? Если группа клок-адреса-управления выравнена, то требования соблюдены. Со стробами выравнять клок в общем случае практически нереально, но тут write-leveling помогает, поэтому не знаю откуда и к чему требование о "must be matched (±250 mil)".

Значит надо набрать ещё длины у клоков до 60мм, чтобы дифпара была равна адресам?

[Uree]

Чисто из объективности хотел вас услышать. Как я понял у вас в трассировке ДДР большой опыт. Ну и вдруг я чего-то не вижу и допустил какую-то грубую ошибку)

Вы думаете это можно определить "на глаз" по скриншотам? Нет, наверняка нельзя, просто на первый взгляд трассировка выглядит как "может такой быть".

Значит надо набрать ещё длины у клоков до 60мм, чтобы дифпара была равна адресам?

То же самое - по скринам не определить, что конкретно у Вас сделано, а что нет. Но клоки с адресами как правило собирают в одну группу, а требования к ее выравниванию зависят и знаете их Вы, не я