За несколько лет, что холдинг PCB technology занимается поставкой и внедрением САПР Cadence Allegro/Orcad на российских предприятиях,
у нас накопилось немало информации о возможностях и особенностях этой замечательной системы проектирования печатных плат.
Думаю, что тем, кто покупает у нас лицензии САПР, крайне важна такая методологическая поддержка - это позволяет инженерам-конструкторам
гораздо быстрее осваивать новый САПР, не "тормозить" в ситуациях, когда возникает потребность в новой "продвинутой" функции,
а предприятию в целом - существенно повысить качество и эффективность разработок.
Мы решили сделать на форуме подборку из некоторых наших статьей. Надеемся, что и тут они пригодятся.
- Тем, кто выбирает новую, более продвинутую САПР, и хочет понять,
чем САПР Cadence Allegro лучше других, будут интересна информация о мощных функциональных возможностях.
- Тем, кто уже осваивает Cadence Allegro, статьи помогут найти правильный алгоритм действий, нужную "кнопку" или "пункт меню".
- Для профессиональных пользователей Allegro могут быть интересны методические рекомендации,
изложенные в некоторых статьях.
В целом, этот цикл статей предлагает некую концепцию "удобного и правильного" использования этого мощного пакета.
Надеемся, что это будет полезно читателям форума.
Взаимодействие инженера-схемотехника и инженера-конструктора. Компоненты.
PCB_Design_Library.pdf ( 233.6 килобайт )
: 2650
Один из основных принципов успешности бизнеса — это минимальное время,
которое затрачено от момента возникновения идеи до создания готового продукта.
То, что принято называть временем выхода на рынок, или “Timetomarket”.
Во многом оно зависит от эффективности отдела разработки, от того,
насколько полноценно загружен каждый сотрудник, насколько четко
осуществляется взаимодействие между ними.
Ввод механического чертежа в проект печатной платы
PCB_Mehanika.pdf ( 442.45 килобайт )
: 1820
В прошлой статье было рассказано, как именовать компоненты и на что
обращать внимание при создании библиотеки посадочных мест, или символов.
В этот раз мы рассмотрим следующий этап — так называемую «механику»,
то есть механическую часть проектирования ПП.
Размещение компонентов на печатной плате как основа успешной разработки
PCB_Placement.pdf ( 402.99 килобайт )
: 2263
В предыдущих главах мы рассмотрели общие положения проектирования, взаимосвязь
между инженером-схемотехником и разработчиком печатной платы. Автор рассказал
о принципах построения библиотеки компонентов и определении механических
параметров ПП при помощи САПР Allegro фирмы Cadence. В этот раз мы поговорим
о размещении компонентов на ПП (то есть о так называемой «компоновке»).
Трассировка печатной платы.
Часть 1 — Fanout
PCB_Fanout.pdf ( 409.6 килобайт )
: 2186
В цикле, который продолжает эта статья, мы знакомимся с основными правилами
конструирования печатных плат, а также разбираем, как можно решить те или иные
задачи при помощи одного из ведущих редакторов проектирования печатных плат — САПР
Allegro фирмы Cadence. Ранее мы познакомились с построением библиотеки компонентов,
правилами и возможностями их компоновки на плате.
В этот раз мы поговорим о трассировке.
Трассировка печатной платы.
Часть 2. Задание исходных данных
PCB_Routing_Parameters.pdf ( 1.1 мегабайт )
: 2305
Редактор печатных плат Cadence Allegro позволяет выполнять работу по трассировке печатных плат
любой сложности с максимальной эффективностью и минимальными затратами по времени.
После выполнения процесса Fanout, о котором мы говорили в предыдущей статье, начинаем
трассировку с задания исходных данных.
Подготовка рисунка маркировки
Cadence_Silkscreen.pdf ( 254.14 килобайт )
: 2450
Эта глава цикла посвящена методологии формирования рисунка маркировки на печатной
плате (Silk Screen), а также построению чертежей для автоматической ее сборки.
Описание процессов относится к интерфейсу САПР Cadence Allegro, но изложенные
приемы можно с успехом применять и в других современных САПР.
Управление параметрами сигналов при проектировании высокоскоростных печатных плат.
Часть 1
Cadence_Constrain1.pdf ( 706.46 килобайт )
: 2021
Инженер-электронщик, имеющий дело с цифровыми и цифро-аналоговыми платами
с высокой частотой сигналов, вынужден одновременно решать проблемы по нескольким
направлениям: обеспечение контроля целостности сигналов; электромагнитная
совместимость; распределение питания в схеме.
Современный дизайн высокоскоростных печатных плат требует совмещения многих данных
и эффективного управления ими в процессе разработки, что, в свою очередь,
ведет к повышению качества разработки и сокращению времени выполнения проекта
(time to market). Как следствие, системы управления данными стали одним из главных
инструментов в разработке печатных плат.
Управление параметрами сигналов при проектировании высокоскоростных печатных плат.
Часть 2
Cadence_Constrain2.pdf ( 718.66 килобайт )
: 1439
В предыдущей части мы научились создавать группы сигналов и определять для них
законы по расстоянию между объектами.
Подобным образом определяются и физические параметры для группы сигналов.
Ускоренное проектирование печатных плат
за счет разделения проекта между несколькими разработчиками
Cadence_Partition.pdf ( 335.47 килобайт )
: 1323
В современных условиях, когда время выхода продукта на рынок (time to market) является
одним из основных факторов успеха предприятия, возможность редактора печатных плат
по увеличению скорости выполнения проектов становится очень важным свойством САПР
печатных плат, используемой на предприятии.
Разработка печатных плат –
как сократить время компоновки элементов
PCB_Komponovka.pdf ( 714.23 килобайт )
: 2207
В процессе разработки печатной платы этап компоновки элементов
является, пожалуй, самым трудоемким и ответственным. Зачастую
процесс проектирования ведется в авральном режиме, когда сроки
выпуска готового изделия уже “поджимают”, поэтому быстрота
выполнения каждого этапа проектирования очень важна. В статье
рассматривается несколько способов повышения скорости и эффек-
тивности компоновки элементов на плате.
Организация процесса безошибочной разработки печатных плат
внутри предприятия и на аутсорсинге.
PCB_organiz_raboty.pdf ( 1.19 мегабайт )
: 1528
Перефразируя забытого ныне классика, можно утверждать,
что революция в умах, о которой так долго говорили сторонники
аутсорсинга в области конструирования электроники, свершилась.
Все больше частных компаний и организаций переходят на организа-
цию процесса разработки и изготовления электронных узлов
и приборов, связанную с привлечением не только сторонних
сборочных производств, но и сторонних дизайн-центров.
О достоинствах аутсорсинга было сказано немало. Но надо
понимать, что невозможно говорить об успехе процесса
разработки, не имея четкой организации в подразделениях
и между ними в процессе работы над проектом.
Оптимизация работы в редакторе печатных плат
за счет применения служебных программ («скриптов»)
Cadence_skripty.pdf ( 689.68 килобайт )
: 1943
Цикл статей руководителя дизайн-центра печатных плат КБ «Схематика» посвящен
повышению эффективности, скорости и качества работы инженеров‑конструкторов
многослойных печатных плат. Предлагаемый вашему вниманию материал описывает
механизмы применения «скриптов» — служебных программ, позволяющих существенно
ускорить работу инженера при выполнении типовых рутинных операций.
Принципы "проектированиядля производства"
при интерактивной компоновке элементов на печатной плате
PCB_Placement_DFM.pdf ( 239.33 килобайт )
: 1451
В статьях, посвященных проектированию электронных сиcтем, неод-
нократно подчеркивается, что процесс размещения компонентов на
печатной плате – наиболее важный этап выполнения проекта. Одно
из основных условий грамотной компоновки является определение
зоны ограничений по расстоянию между компонентами на уровне
построения символа в библиотеке компонентов. Рассмотрим способ
определения таких зон при "проектировании для производства"
Размещение переходных отверстий в планарных площадках печатной платы
PCB_Via_In_Pad.pdf ( 435.04 килобайт )
: 3420
При разработке современных печатных плат часто приходится стал-
киваться с необходимостью размещения в планарных площадках
сквозных переходных отверстий (VIAs), соединяющих медные про-
водящие слои печатной платы. Одна из основных проблем при фор-
мировании VIA – утечка пасты, которая может привести, с одной
стороны, к недостаточному ее количеству на площадках, а с дру-
гой – к появлению "холмиков" припоя на обратной стороне платы.
Для предотвращения утечки пасты через переходные отверстия,
обеспечения хорошей пайки термоплощадок печатных плат и отвода
тепла от них необходимо правильно описать конструкцию отверстий
и поставить перед производителем корректную технологическую
задачу по их закупориванию. Рассмотрим техническую реализацию
этой задачи в редакторе печатных плат Cadence Allegro.
Ускорение процесса проектирования печатных плат
с помощью Cadence Allegro PCB Editor.
Размножение похожих фрагментов платы
Cadence_CopyFragments.pdf ( 199.81 килобайт )
: 1668
При разработке МПП, содержащей много одинаковых «каналов» или «модулей памяти»,
можно ускорить процесс проектирования, если PCB-редактор позволяет автоматически
определить схемотехническую похожесть этих фрагментов и, соответственно,
«размножает» единожды сделанное на печатной плате размещение и трассировку
одного такого фрагмента. Особенно полезным может стать такое свойство,
как дальнейшее «отслеживание» изменений во фрагменте-образце.
МОДЕРНИЗАЦИЯ ПРОЦЕССА РАЗРАБОТКИ
PCB_Razrabotka.pdf ( 496.38 килобайт )
: 1718
Без модернизации процесса разработки электронных узлов нельзя ожидать
повышения качества проектов и производительности труда. В этом
убежден автор статьи – известный эксперт в области проектирования
многослойных печатных плат. Его семинары с рекомендациями по разработке
плат собирают до 150 инженеров-конструкторов различных
приборостроительных предприятий России.
оч полезно, спасибо!
Спасибо, конечно, но хотелось бы нормальную книгу для начинающих, а не рекламные брошюрки для продвинутых. Вроде аналога Лопаткина по PCAD-у.
начинал с этих книг
http://electronix.ru/redirect.php?http://rghost.ru/40045189
Подборка вебинаров по САПР Cadence OrCAD/Allegro и Sigrity
http://electronix.ru/redirect.php?https://www.cadence.com/content/cadence-www/global/en_US/home/company/events/pcb-design-and-analysis-webinars.html
18 Jan 2017
Route Faster Webinar
Let auto-interactive routing take care of the grunt work! View this webinar to learn how to quickly route even the most complex boards with ease.
14 Dec 2016
Team-Source Your PCB Layout
Show, share, and collaborate on your most complex PCB designs in real-time, without setting up a dedicated server. Allegro PCB Symphony Team Design Option is the easiest way to collaborate on PCB design.
30 Nov 2016
Serious Tools for Advanced Rigid-Flex Webinar
Avoid costly fabrication errors with real-time inter-layer checks. Learn how to easily route flex circuitry, ensure bending doesn’t impede function, and accurately communicate stackups with your vendor.
09 Nov 2016
Gain an Unfair Advantage Webinar
Find out how to complete your designs faster, see the big picture, and get it right with manufacturing the first time. Learn how your PCB tools can help you crush your competition.
19 Oct 2016
Accelerate Your PCB Designs Webinar
Learn how the latest advancements in PCB design technology can help you reduce back-and-forth with the mechanical team, save time routing arcs, and create better backdrills automatically.
14 Oct 2016
Boost Your Circuit Simulation Performance with New PSpice Engine Webinar
Learn how the new PSpice engine can help speed up circuit simulation performance. Get an introduction to mixed-signal simulation, stress analysis, design optimization (including curve fit), sensitivity, and Monte Carlo analysis using the PSpice advanced capabilities.
19 Feb 2015
Automating Library Synchronization Between Cadence Allegro Library Workbench and PTC Windchill Webinar
Hear from experts at Cadence and PTC Windchill on the benefits of automating library synchronization.
12 Jun 2014
PTC Windchill ECAD Data Management in a Cadence Allegro TDO Environment Webinar
Learn techniques to bring multi-user schematic block-level management into your hierarchical design environment in this free webinar presented by PTC and Cadence.
18 Sep 2013
Routing Interfaces Quickly and Efficiently on PCBs - Part 2 Webinar
Ideal for PCB designers and ECAD managers, this webinar will provide techniques on accelerating routing of high-speed interfaces like DDRx, PCI Express, and SATA using new auto-interactive and improved interactive routing technology in the Cadence® Allegro® PCB Designer solution.
12 Sep 2013
Accelerate PCB Routing by Optimizing FPGA Pin Assignments Webinar
This webinar will show you how you can shorten PCB routing time by optimizing FPGA pin assignments during layout. The session will demonstrate how you can propose FPGA pin assignments based on FPGA vendor rules to shorten routing time and potentially reduce PCB layer counts. This capability is enabled by Cadence® Allegro® FPGA System Planner working as an engine inside Cadence Allegro PCB Editor.
20 Jun 2013
Reducing MCAD Iterations with STEP Webinar
This webinar will show how to view changes proposed by mechanical, how to import STEP models for components and enclosures designers in Allegro, OrCAD PCB Designer. It will also show how to export the PCB assembly in STEP format from Allegro, OrCAD PCB Editor.
13 Jun 2013
Routing Interfaces Quickly and Efficiently on PCBs Webinar
Join us for a webinar to see how you can accelerate routing of high-speed interfaces like DDRx, PCI Express, and SATA using new auto-interactive and improved interactive routing technology within the Cadence® Allegro® PCB Design solution.
Серия статей "Проектирование и моделирование печатных плат в САПР Allegro -
изучаем на бесплатной версии OrCAD Lite"
В статьях рассматривается на практическом примере весь маршрут проектирования -
создание схемы, моделирование в PSpice, трассировка платы и вывод производственных файлов.
Study_OrCAD_Lite_1.pdf ( 1.51 мегабайт )
: 581
Study_OrCAD_Lite_2.pdf ( 1.84 мегабайт )
: 284
Study_OrCAD_Lite_3.pdf ( 2.23 мегабайт )
: 499
Статья №4 в процессе верстки, как только появится - выложим.
Статья №4
Study_OrCAD_Lite_4.pdf ( 1.7 мегабайт )
: 568
Цикл статей "10 причин перехода на новый релиз САПР Allegro/OrCAD 17.2"
Allegro_17.2_part_1.pdf ( 5.7 мегабайт )
: 1667
Allegro_17.2_part_2.pdf ( 379.98 килобайт )
: 410
Allegro_17.2_part_3_s.pdf ( 3.12 мегабайт )
: 220
Allegro_17.2_part_4.pdf ( 822.2 килобайт )
: 340
Бесполезно это всё, если уго в hdl через одно место делается.
Русскоязычная инструкция
"Как пользоваться системой Help в САПР Cadence OrCAD/Allegro, и как искать информацию на сайте support.cadence.com"
Allegro_Help_Instruction.pdf ( 1.79 мегабайт )
: 760
Мануал на русском языке "Основы работы в схемном редакторе OrCAD Capture.
Доступен для скачивания в разделе "Инструкции" на сайте PCB SOFT:
http://electronix.ru/redirect.php?http://www.pcbsoft.ru/tutorials
Книжка Митцнера на русском:
http://electronix.ru/redirect.php?https://yadi.sk/d/JswFqK9Iv4nXE
Здравствуйте! А по работе с pspice есть какое-нибудь описание?
А что есть на русском по проектированию в Cadence интегральных схем? И есть ли вообще?
Русская версия Invision Power Board (http://www.invisionboard.com)
© Invision Power Services (http://www.invisionpower.com)