Вот такой вопрос: а сигнал CS/SS в SPI всегда предполагается active low или как реализуешь так и будет?
Формального стандарта нет.
Так что формальный ответ: как реализуете, так и будет.
Но надо делать Active-Low, поскольку так принято, и все микросхемы, с которыми мне приходилось работать, работали с активным низким уровнем на линии CS/SS
Либо я слепой, либо Xilinx в документации на Zynq UltraScale явно не говорит, что SS - active low
Русская версия Invision Power Board (http://www.invisionboard.com)
© Invision Power Services (http://www.invisionpower.com)